Home
last modified time | relevance | path

Searched refs:PQ_GRULE_NR_IP_NUM_Main (Results 1 – 23 of 23) sorted by relevance

/utopia/UTPA2-700.0.x/modules/pq/hal/k6lite/pq/include/
H A Dk6lite_Main_GRule.h66 #define PQ_GRULE_NR_IP_NUM_Main 4 macro
78 extern code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main];
79 …rn code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main];
H A Dk6lite_Main_GRule.c3 code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main]=
39 code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main]=
/utopia/UTPA2-700.0.x/modules/pq/hal/kano/pq/include/
H A DKano_Main_GRule.h66 #define PQ_GRULE_NR_IP_NUM_Main 4 macro
78 extern code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main];
79 …rn code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main];
H A DKano_Main_GRule.c3 code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main]=
39 code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main]=
/utopia/UTPA2-700.0.x/modules/pq/hal/curry/pq/include/
H A DKano_Main_GRule.h66 #define PQ_GRULE_NR_IP_NUM_Main 4 macro
78 extern code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main];
79 …rn code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main];
H A DCurry_Main_GRule.h66 #define PQ_GRULE_NR_IP_NUM_Main 4 macro
78 extern code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main];
79 …rn code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main];
H A DCurry_Main_GRule.c3 code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main]=
39 code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main]=
H A DKano_Main_GRule.c3 code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main]=
39 code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main]=
/utopia/UTPA2-700.0.x/modules/pq/hal/k6/pq/include/
H A Dk6_Main_GRule.h66 #define PQ_GRULE_NR_IP_NUM_Main 4 macro
78 extern code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main];
79 …rn code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main];
H A Dk6_Main_GRule.c3 code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main]=
39 code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main]=
/utopia/UTPA2-700.0.x/modules/pq/hal/mooney/pq/include/
H A DMooney_Main_GRule.h313 #define PQ_GRULE_NR_IP_NUM_Main 5 macro
379 extern code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main];
380 …rn code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main];
H A DMooney_Main_GRule.c3 code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main]=
133 code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main]=
/utopia/UTPA2-700.0.x/modules/pq/hal/manhattan/pq/include/
H A DManhattan_Main_GRule.h263 #define PQ_GRULE_NR_IP_NUM_Main 5 macro
317 extern code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main];
318 …rn code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main];
H A DManhattan_Main_GRule.c3 code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main]=
111 code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main]=
/utopia/UTPA2-700.0.x/modules/pq/hal/maserati/pq/include/
H A DMaserati_Main_GRule.h301 #define PQ_GRULE_NR_IP_NUM_Main 5 macro
361 extern code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main];
362 …rn code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main];
H A DMaserati_Main_GRule.c3 code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main]=
120 code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main]=
/utopia/UTPA2-700.0.x/modules/pq/hal/M7621/pq/include/
H A DMaxim_Main_GRule.h299 #define PQ_GRULE_NR_IP_NUM_Main 5 macro
359 extern code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main];
360 …rn code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main];
H A DMaxim_Main_GRule.c3 code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main]=
130 code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main]=
/utopia/UTPA2-700.0.x/modules/pq/hal/maxim/pq/include/
H A DMaxim_Main_GRule.h299 #define PQ_GRULE_NR_IP_NUM_Main 5 macro
359 extern code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main];
360 …rn code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main];
H A DMaxim_Main_GRule.c3 code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main]=
130 code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main]=
/utopia/UTPA2-700.0.x/modules/pq/hal/M7821/pq/include/
H A DMaserati_Main_GRule.h301 #define PQ_GRULE_NR_IP_NUM_Main 5 macro
361 extern code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main];
362 …rn code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main];
H A DMaserati_Main_GRule.c3 code U8 MST_GRule_NR_IP_Index_Main[PQ_GRULE_NR_IP_NUM_Main]=
127 code U8 MST_GRule_NR_Main[QM_INPUTTYPE_NUM_Main][PQ_GRULE_NR_NUM_Main][PQ_GRULE_NR_IP_NUM_Main]=
/utopia/UTPA2-700.0.x/modules/pq/drv/pq/
H A DdrvPQ_cus.c1845 for(i = 0; i < PQ_GRULE_NR_IP_NUM_Main; i++) in _MDrv_PQ_LoadNRTable()
3365 PQTableInfo.u8PQ_GRule_IPNum[E_GRULE_NR] = PQ_GRULE_NR_IP_NUM_Main; in _MDrv_PQ_Set_DisplayType_Main()