Home
last modified time | relevance | path

Searched full:cp (Results 1 – 25 of 285) sorted by relevance

12345678910>>...12

/rk3399_rockchip-uboot/board/ti/am3517crane/
H A Dam3517crane.h34 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0))\
35 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0))\
36 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0))\
37 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0))\
38 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0))\
39 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0))\
40 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0))\
41 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0))\
42 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0))\
43 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0))\
[all …]
/rk3399_rockchip-uboot/board/technexion/twister/
H A Dtwister.h44 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
45 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
46 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
47 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
48 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
49 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
50 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
51 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
52 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
53 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/rk3399_rockchip-uboot/board/technexion/tao3530/
H A Dtao3530.h32 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
33 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
34 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
41 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/rk3399_rockchip-uboot/board/htkw/mcx/
H A Dmcx.h30 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
31 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
32 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
33 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
34 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/rk3399_rockchip-uboot/board/8dtech/eco5pk/
H A Deco5pk.h34 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
41 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
42 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
43 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/rk3399_rockchip-uboot/board/logicpd/am3517evm/
H A Dam3517evm.h35 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
41 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
42 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
43 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
44 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/rk3399_rockchip-uboot/board/teejet/mt_ventoux/
H A Dmt_ventoux.h42 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
43 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
44 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
45 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
46 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
47 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
48 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
49 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
50 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
51 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/rk3399_rockchip-uboot/board/timll/devkit8000/
H A Ddevkit8000.h35 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
36 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
37 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
38 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
39 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
40 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
41 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
42 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
43 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
44 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/corscience/tricorder/
H A Dtricorder.h32 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
33 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
34 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
35 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
36 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
37 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
38 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
39 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
40 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
41 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/compulab/cm_t3517/
H A Dmux.c17 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
18 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
19 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
20 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
21 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
22 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
23 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
24 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
25 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
26 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
[all …]
/rk3399_rockchip-uboot/board/lg/sniper/
H A Dsniper.h16 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /* sdrc_d0 */\
17 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /* sdrc_d1 */\
18 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /* sdrc_d2 */\
19 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /* sdrc_d3 */\
20 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /* sdrc_d4 */\
21 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /* sdrc_d5 */\
22 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /* sdrc_d6 */\
23 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /* sdrc_d7 */\
24 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /* sdrc_d8 */\
25 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /* sdrc_d9 */\
[all …]
/rk3399_rockchip-uboot/board/ti/evm/
H A Devm.h51 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
52 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
53 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
54 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
55 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
56 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
57 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
58 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
59 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
60 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/nokia/rx51/
H A Drx51.h37 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
38 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
39 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
40 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
41 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
42 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
43 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
44 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
45 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
46 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/ti/beagle/
H A Dbeagle.h41 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
42 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
43 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
44 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
45 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
46 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
47 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
48 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
49 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
50 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/pandora/
H A Dpandora.h28 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
29 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
30 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
31 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
32 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
33 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
34 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
35 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
36 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
37 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/overo/
H A Dcommon.c44 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
45 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
46 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
47 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
48 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
49 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
50 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
51 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
52 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
53 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
H A Dovero.h41 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M0)) /*GPMC_nCS1*/\
42 MUX_VAL(CP(GPMC_NCS4), (IDIS | PTU | EN | M0)) /*GPMC_nCS4*/\
43 MUX_VAL(CP(GPMC_NCS5), (IDIS | PTU | EN | M0)) /*GPMC_nCS5*/\
44 MUX_VAL(CP(GPMC_NCS6), (IEN | PTD | DIS | M0)) /*GPMC_nCS6*/\
45 MUX_VAL(CP(GPMC_WAIT1), (IEN | PTU | EN | M4)) /*GPIO_63*/\
47 MUX_VAL(CP(GPMC_WAIT2), (IEN | PTU | EN | M4)) /*GPIO_64*/\
49 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | DIS | M4)) /*GPIO_65*/\
51 MUX_VAL(CP(DSS_PCLK), (IDIS | PTD | DIS | M0)) /*DSS_PCLK*/\
52 MUX_VAL(CP(DSS_HSYNC), (IDIS | PTD | DIS | M0)) /*DSS_HSYNC*/\
53 MUX_VAL(CP(DSS_VSYNC), (IDIS | PTD | DIS | M0)) /*DSS_VSYNC*/\
[all …]
/rk3399_rockchip-uboot/board/isee/igep00x0/
H A Digep00x0.h21 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /* SDRC_D0 */\
22 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /* SDRC_D1 */\
23 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /* SDRC_D2 */\
24 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /* SDRC_D3 */\
25 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /* SDRC_D4 */\
26 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /* SDRC_D5 */\
27 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /* SDRC_D6 */\
28 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /* SDRC_D7 */\
29 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /* SDRC_D8 */\
30 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /* SDRC_D9 */\
[all …]
/rk3399_rockchip-uboot/board/logicpd/omap3som/
H A Domap3logic.c192 MUX_VAL(CP(HSUSB0_DATA5), (IEN | PTD | DIS | M4)); in board_late_init()
227 MUX_VAL(CP(HSUSB0_DATA5), (IEN | PTD | DIS | M0)); in board_late_init()
285 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); /*SDRC_D0*/ in set_muxconf_regs()
286 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); /*SDRC_D1*/ in set_muxconf_regs()
287 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); /*SDRC_D2*/ in set_muxconf_regs()
288 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); /*SDRC_D3*/ in set_muxconf_regs()
289 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); /*SDRC_D4*/ in set_muxconf_regs()
290 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); /*SDRC_D5*/ in set_muxconf_regs()
291 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); /*SDRC_D6*/ in set_muxconf_regs()
292 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); /*SDRC_D7*/ in set_muxconf_regs()
[all …]
/rk3399_rockchip-uboot/board/logicpd/zoom1/
H A Dzoom1.h39 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
40 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
41 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
42 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
43 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
44 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
45 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
46 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
47 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
48 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/compulab/cm_t35/
H A Dcm_t35.c128 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); /*SDRC_D0*/ in cm_t3x_set_common_muxconf()
129 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); /*SDRC_D1*/ in cm_t3x_set_common_muxconf()
130 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); /*SDRC_D2*/ in cm_t3x_set_common_muxconf()
131 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); /*SDRC_D3*/ in cm_t3x_set_common_muxconf()
132 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); /*SDRC_D4*/ in cm_t3x_set_common_muxconf()
133 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); /*SDRC_D5*/ in cm_t3x_set_common_muxconf()
134 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); /*SDRC_D6*/ in cm_t3x_set_common_muxconf()
135 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); /*SDRC_D7*/ in cm_t3x_set_common_muxconf()
136 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)); /*SDRC_D8*/ in cm_t3x_set_common_muxconf()
137 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)); /*SDRC_D9*/ in cm_t3x_set_common_muxconf()
[all …]
/rk3399_rockchip-uboot/lib/
H A Dstrto.c33 unsigned long simple_strtoul(const char *cp, char **endp, in simple_strtoul() argument
39 cp = _parse_integer_fixup_radix(cp, &base); in simple_strtoul()
41 while (isxdigit(*cp) && (value = isdigit(*cp) ? *cp-'0' : (islower(*cp) in simple_strtoul()
42 ? toupper(*cp) : *cp)-'A'+10) < base) { in simple_strtoul()
44 cp++; in simple_strtoul()
48 *endp = (char *)cp; in simple_strtoul()
53 int strict_strtoul(const char *cp, unsigned int base, unsigned long *res) in strict_strtoul() argument
60 len = strlen(cp); in strict_strtoul()
64 val = simple_strtoul(cp, &tail, base); in strict_strtoul()
65 if (tail == cp) in strict_strtoul()
[all …]
/rk3399_rockchip-uboot/doc/mvebu/
H A Darmada-8k-memory.txt6 This assumes that the SoC includes Dual CP configuration, in case the flavor is using
7 a single CP configuration, then all secondary-CP mappings are invalid.
19 0xF2000000 0xF3FFFFFF CP-0 Internal (configuration) registers
22 0xF4000000 0xF5FFFFFF CP-1 Internal (configuration) registers
25 0xF6000000 0xF6FFFFFF CP-0 / PCIe#0 Memory space.
27 0xF7000000 0xF7FFFFFF CP-0 / PCIe#1 Memory space.
29 0xF8000000 0xF8FFFFFF CP-0 / PCIe#2 Memory space.
31 0xF9000000 0xF900FFFF CP-0 / PCIe#0 IO space.
33 0xF9010000 0xF901FFFF CP-0 / PCIe#1 IO space.
35 0xF9020000 0xF902FFFF CP-0 / PCIe#2 IO space.
[all …]
/rk3399_rockchip-uboot/fs/yaffs2/
H A Dyaffs_yaffs2.c253 struct yaffs_checkpt_validity cp; in yaffs2_wr_checkpt_validity_marker() local
255 memset(&cp, 0, sizeof(cp)); in yaffs2_wr_checkpt_validity_marker()
257 cp.struct_type = sizeof(cp); in yaffs2_wr_checkpt_validity_marker()
258 cp.magic = YAFFS_MAGIC; in yaffs2_wr_checkpt_validity_marker()
259 cp.version = YAFFS_CHECKPOINT_VERSION; in yaffs2_wr_checkpt_validity_marker()
260 cp.head = (head) ? 1 : 0; in yaffs2_wr_checkpt_validity_marker()
262 return (yaffs2_checkpt_wr(dev, &cp, sizeof(cp)) == sizeof(cp)) ? 1 : 0; in yaffs2_wr_checkpt_validity_marker()
267 struct yaffs_checkpt_validity cp; in yaffs2_rd_checkpt_validity_marker() local
270 ok = (yaffs2_checkpt_rd(dev, &cp, sizeof(cp)) == sizeof(cp)); in yaffs2_rd_checkpt_validity_marker()
273 ok = (cp.struct_type == sizeof(cp)) && in yaffs2_rd_checkpt_validity_marker()
[all …]
/rk3399_rockchip-uboot/test/rockchip/
H A Dtest-rockchip.c82 static int skip_this_cmd(cmd_tbl_t *cp, int skip_mode) in skip_this_cmd() argument
84 bool is_interactive = CMD_FLG_ENABLED(cp, CMD_FLG_INTERACTIVE); in skip_this_cmd()
85 bool is_noreturn = CMD_FLG_ENABLED(cp, CMD_FLG_NORETURN); in skip_this_cmd()
106 cmd_tbl_t *cp; in do_rockchip_test() local
148 cp = find_cmd_tbl(argv[0], in do_rockchip_test()
151 if (cp) { in do_rockchip_test()
152 ret = cp->cmd(cmdtp, flag, argc, argv); in do_rockchip_test()
154 cp->name, ret ? "FAILED" : "OKAY"); in do_rockchip_test()
176 for (j = 0, cp = cmd_groups[i]->cmd; in do_rockchip_test()
178 j++, cp++) { in do_rockchip_test()
[all …]

12345678910>>...12