Searched refs:UADP_SPT_0NXT_DEF (Results 1 – 11 of 11) sorted by relevance
16 UADP_SPT_0NXT_DEF(VBI_BOOL);17 UADP_SPT_0NXT_DEF(VBI_GET_DATA);18 UADP_SPT_0NXT_DEF(VBI_GETINFO_PARAM);21 UADP_SPT_0NXT_DEF(VBI_DrvStatus); // member belong to VBI_GETSTATUS_PARAM23 UADP_SPT_0NXT_DEF(VBI_SETDBGLEVEL_PARAM);24 UADP_SPT_0NXT_DEF(VBI_CMD);25 UADP_SPT_0NXT_DEF(VBI_INIT_TYPE_PARAM);26 UADP_SPT_0NXT_DEF(DMX_TTX_CMD);27 UADP_SPT_0NXT_DEF(VBI_REGISTER_CB);28 UADP_SPT_0NXT_DEF(VBI_INITIALIZER_TTX_SLICER);[all …]
14 UADP_SPT_0NXT_DEF(WDT_INIT_PARAM);15 UADP_SPT_0NXT_DEF(WDT_STOP_PARAM);16 UADP_SPT_0NXT_DEF(WDT_SET_S_PARAM);17 UADP_SPT_0NXT_DEF(WDT_SET_MS_PARAM);18 UADP_SPT_0NXT_DEF(WDT_SET_US_PARAM);19 UADP_SPT_0NXT_DEF(WDT_SETTIMER_PARAM);20 UADP_SPT_0NXT_DEF(TIMER_COUNT_PARAM);21 UADP_SPT_0NXT_DEF(TIMER_INT_PARAM);22 UADP_SPT_0NXT_DEF(TIMER_HIT_MAX_MATCH_PARAM);23 UADP_SPT_0NXT_DEF(TIMER_RST_PARAM);[all …]
16 UADP_SPT_0NXT_DEF(MIU_RET);17 UADP_SPT_0NXT_DEF(MIU_MIU_MASK);18 UADP_SPT_0NXT_DEF(MIU_MIUREQ_MASK);19 UADP_SPT_0NXT_DEF(MIU_SET_SSC);20 UADP_SPT_0NXT_DEF(MIU_SET_SSCVALUE);21 UADP_SPT_0NXT_DEF(MIU_PROYECT_ID);22 UADP_SPT_0NXT_DEF(MIU_SELMIU);23 UADP_SPT_0NXT_DEF(MIU_PortectInfo);24 UADP_SPT_0NXT_DEF(MIU_GroupPriority);25 UADP_SPT_0NXT_DEF(MIU_DRAM_SIZE);[all …]
15 UADP_SPT_0NXT_DEF(IRTX_SETSTATUS_PARAM);16 UADP_SPT_0NXT_DEF(IRTX_SETMEMSTATUS_PARAM);17 UADP_SPT_0NXT_DEF(IRTX_SETCLKDIV_PARAM);18 UADP_SPT_0NXT_DEF(IRTX_SETDELAYCLKTIME_PARAM);19 UADP_SPT_0NXT_DEF(IRTX_SETMEMADDR_PARAM);20 UADP_SPT_0NXT_DEF(IRTX_SETMEMDATA_PARAM);21 UADP_SPT_0NXT_DEF(IRTX_SETUNITVALUE_PARAM);22 UADP_SPT_0NXT_DEF(IRTX_SETSHOTCOUNT_PARAM);23 UADP_SPT_0NXT_DEF(IRTX_SETCARRIERCOUNT_PARAM);24 UADP_SPT_0NXT_DEF(IRTX_INIT_PARAM);
14 UADP_SPT_0NXT_DEF(GPIO_Status);15 UADP_SPT_0NXT_DEF(GPIO_SET_HIGH_PARAM);16 UADP_SPT_0NXT_DEF(GPIO_SET_LOW_PARAM);17 UADP_SPT_0NXT_DEF(GPIO_SET_INPUT_PARAM);18 UADP_SPT_0NXT_DEF(GPIO_GET_INOUT_PARAM);19 UADP_SPT_0NXT_DEF(GPIO_GET_LEVEL_PARAM);20 UADP_SPT_0NXT_DEF(GPIO_DETACH_INTERRUPT_PARAM);21 UADP_SPT_0NXT_DEF(GPIO_ENABLE_INTERRUPT_PARAM);22 UADP_SPT_0NXT_DEF(GPIO_DISABLE_INTERRUPT_PARAM);24 UADP_SPT_0NXT_DEF(void);
14 UADP_SPT_0NXT_DEF(SEM_GETRESOURCE_PARAM);15 UADP_SPT_0NXT_DEF(SEM_FREERESOURCE_PARAM);16 UADP_SPT_0NXT_DEF(SEM_RESETRESOURCE_PARAM);17 UADP_SPT_0NXT_DEF(SEM_GETRESOURCEID_PARAM);18 UADP_SPT_0NXT_DEF(SEM_GETLIBVER_PARAM);19 UADP_SPT_0NXT_DEF(SEM_LOCK_PARAM);20 UADP_SPT_0NXT_DEF(SEM_UNLOCK_PARAM);21 UADP_SPT_0NXT_DEF(SEM_DELETE_PARAM);
15 UADP_SPT_0NXT_DEF(BDMA_Status);16 UADP_SPT_0NXT_DEF(BDMA_MOBF_PS);17 UADP_SPT_0NXT_DEF(BDMA_CRC32_PARAM);18 UADP_SPT_0NXT_DEF(BDMA_MEMCOPY_PARAM);
83 UADP_SPT_0NXT_DEF(HWI2C_UnitCfg);86 UADP_SPT_0NXT_DEF(HWI2C_PRIVATE_PARAM_SelectPort);87 UADP_SPT_0NXT_DEF(HWI2C_PRIVATE_PARAM_SetClk);
772 UADP_SPT_0NXT_DEF(MS_U8);773 UADP_SPT_0NXT_DEF(MS_U16);774 UADP_SPT_0NXT_DEF(MS_U32);775 UADP_SPT_0NXT_DEF(MS_NULL);
23 UADP_SPT_0NXT_DEF(SAR_PRIVATE_PARAM_Kpd_GetKeyCode);24 UADP_SPT_0NXT_DEF(SAR_KpdRegCfg);
226 #define UADP_SPT_0NXT_DEF(TYPE) UADP_SP… macro