Home
last modified time | relevance | path

Searched refs:REG_TC_VE_SRC_BASE (Results 1 – 8 of 8) sorted by relevance

/utopia/UTPA2-700.0.x/modules/ve/hal/k6lite/ve/include/
H A Dmdrv_macrovision_tbl.h118 #define REG_TC_VE_SRC_BASE 0x3B00 macro
228 #define REG_TC_VE_SRC_00_L (REG_TC_VE_SRC_BASE + 0x00)
229 #define REG_TC_VE_SRC_00_H (REG_TC_VE_SRC_BASE + 0x01)
230 #define REG_TC_VE_SRC_01_L (REG_TC_VE_SRC_BASE + 0x02)
231 #define REG_TC_VE_SRC_01_H (REG_TC_VE_SRC_BASE + 0x03)
232 #define REG_TC_VE_SRC_02_L (REG_TC_VE_SRC_BASE + 0x04)
233 #define REG_TC_VE_SRC_02_H (REG_TC_VE_SRC_BASE + 0x05)
234 #define REG_TC_VE_SRC_03_L (REG_TC_VE_SRC_BASE + 0x06)
235 #define REG_TC_VE_SRC_03_H (REG_TC_VE_SRC_BASE + 0x07)
236 #define REG_TC_VE_SRC_04_L (REG_TC_VE_SRC_BASE + 0x08)
[all …]
H A Dmdrv_dcs_tbl.h328 #define REG_TC_VE_SRC_00_L (REG_TC_VE_SRC_BASE + 0x00)
329 #define REG_TC_VE_SRC_00_H (REG_TC_VE_SRC_BASE + 0x01)
330 #define REG_TC_VE_SRC_01_L (REG_TC_VE_SRC_BASE + 0x02)
331 #define REG_TC_VE_SRC_01_H (REG_TC_VE_SRC_BASE + 0x03)
332 #define REG_TC_VE_SRC_02_L (REG_TC_VE_SRC_BASE + 0x04)
333 #define REG_TC_VE_SRC_02_H (REG_TC_VE_SRC_BASE + 0x05)
334 #define REG_TC_VE_SRC_03_L (REG_TC_VE_SRC_BASE + 0x06)
335 #define REG_TC_VE_SRC_03_H (REG_TC_VE_SRC_BASE + 0x07)
336 #define REG_TC_VE_SRC_04_L (REG_TC_VE_SRC_BASE + 0x08)
337 #define REG_TC_VE_SRC_04_H (REG_TC_VE_SRC_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/ve/hal/curry/ve/include/
H A Dmdrv_macrovision_tbl.h118 #define REG_TC_VE_SRC_BASE 0x3B00 macro
228 #define REG_TC_VE_SRC_00_L (REG_TC_VE_SRC_BASE + 0x00)
229 #define REG_TC_VE_SRC_00_H (REG_TC_VE_SRC_BASE + 0x01)
230 #define REG_TC_VE_SRC_01_L (REG_TC_VE_SRC_BASE + 0x02)
231 #define REG_TC_VE_SRC_01_H (REG_TC_VE_SRC_BASE + 0x03)
232 #define REG_TC_VE_SRC_02_L (REG_TC_VE_SRC_BASE + 0x04)
233 #define REG_TC_VE_SRC_02_H (REG_TC_VE_SRC_BASE + 0x05)
234 #define REG_TC_VE_SRC_03_L (REG_TC_VE_SRC_BASE + 0x06)
235 #define REG_TC_VE_SRC_03_H (REG_TC_VE_SRC_BASE + 0x07)
236 #define REG_TC_VE_SRC_04_L (REG_TC_VE_SRC_BASE + 0x08)
[all …]
H A Dmdrv_dcs_tbl.h328 #define REG_TC_VE_SRC_00_L (REG_TC_VE_SRC_BASE + 0x00)
329 #define REG_TC_VE_SRC_00_H (REG_TC_VE_SRC_BASE + 0x01)
330 #define REG_TC_VE_SRC_01_L (REG_TC_VE_SRC_BASE + 0x02)
331 #define REG_TC_VE_SRC_01_H (REG_TC_VE_SRC_BASE + 0x03)
332 #define REG_TC_VE_SRC_02_L (REG_TC_VE_SRC_BASE + 0x04)
333 #define REG_TC_VE_SRC_02_H (REG_TC_VE_SRC_BASE + 0x05)
334 #define REG_TC_VE_SRC_03_L (REG_TC_VE_SRC_BASE + 0x06)
335 #define REG_TC_VE_SRC_03_H (REG_TC_VE_SRC_BASE + 0x07)
336 #define REG_TC_VE_SRC_04_L (REG_TC_VE_SRC_BASE + 0x08)
337 #define REG_TC_VE_SRC_04_H (REG_TC_VE_SRC_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/ve/hal/kano/ve/include/
H A Dmdrv_macrovision_tbl.h118 #define REG_TC_VE_SRC_BASE 0x3B00 macro
228 #define REG_TC_VE_SRC_00_L (REG_TC_VE_SRC_BASE + 0x00)
229 #define REG_TC_VE_SRC_00_H (REG_TC_VE_SRC_BASE + 0x01)
230 #define REG_TC_VE_SRC_01_L (REG_TC_VE_SRC_BASE + 0x02)
231 #define REG_TC_VE_SRC_01_H (REG_TC_VE_SRC_BASE + 0x03)
232 #define REG_TC_VE_SRC_02_L (REG_TC_VE_SRC_BASE + 0x04)
233 #define REG_TC_VE_SRC_02_H (REG_TC_VE_SRC_BASE + 0x05)
234 #define REG_TC_VE_SRC_03_L (REG_TC_VE_SRC_BASE + 0x06)
235 #define REG_TC_VE_SRC_03_H (REG_TC_VE_SRC_BASE + 0x07)
236 #define REG_TC_VE_SRC_04_L (REG_TC_VE_SRC_BASE + 0x08)
[all …]
H A Dmdrv_dcs_tbl.h328 #define REG_TC_VE_SRC_00_L (REG_TC_VE_SRC_BASE + 0x00)
329 #define REG_TC_VE_SRC_00_H (REG_TC_VE_SRC_BASE + 0x01)
330 #define REG_TC_VE_SRC_01_L (REG_TC_VE_SRC_BASE + 0x02)
331 #define REG_TC_VE_SRC_01_H (REG_TC_VE_SRC_BASE + 0x03)
332 #define REG_TC_VE_SRC_02_L (REG_TC_VE_SRC_BASE + 0x04)
333 #define REG_TC_VE_SRC_02_H (REG_TC_VE_SRC_BASE + 0x05)
334 #define REG_TC_VE_SRC_03_L (REG_TC_VE_SRC_BASE + 0x06)
335 #define REG_TC_VE_SRC_03_H (REG_TC_VE_SRC_BASE + 0x07)
336 #define REG_TC_VE_SRC_04_L (REG_TC_VE_SRC_BASE + 0x08)
337 #define REG_TC_VE_SRC_04_H (REG_TC_VE_SRC_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/ve/hal/k6/ve/include/
H A Dmdrv_macrovision_tbl.h118 #define REG_TC_VE_SRC_BASE 0x3B00 macro
228 #define REG_TC_VE_SRC_00_L (REG_TC_VE_SRC_BASE + 0x00)
229 #define REG_TC_VE_SRC_00_H (REG_TC_VE_SRC_BASE + 0x01)
230 #define REG_TC_VE_SRC_01_L (REG_TC_VE_SRC_BASE + 0x02)
231 #define REG_TC_VE_SRC_01_H (REG_TC_VE_SRC_BASE + 0x03)
232 #define REG_TC_VE_SRC_02_L (REG_TC_VE_SRC_BASE + 0x04)
233 #define REG_TC_VE_SRC_02_H (REG_TC_VE_SRC_BASE + 0x05)
234 #define REG_TC_VE_SRC_03_L (REG_TC_VE_SRC_BASE + 0x06)
235 #define REG_TC_VE_SRC_03_H (REG_TC_VE_SRC_BASE + 0x07)
236 #define REG_TC_VE_SRC_04_L (REG_TC_VE_SRC_BASE + 0x08)
[all …]
H A Dmdrv_dcs_tbl.h328 #define REG_TC_VE_SRC_00_L (REG_TC_VE_SRC_BASE + 0x00)
329 #define REG_TC_VE_SRC_00_H (REG_TC_VE_SRC_BASE + 0x01)
330 #define REG_TC_VE_SRC_01_L (REG_TC_VE_SRC_BASE + 0x02)
331 #define REG_TC_VE_SRC_01_H (REG_TC_VE_SRC_BASE + 0x03)
332 #define REG_TC_VE_SRC_02_L (REG_TC_VE_SRC_BASE + 0x04)
333 #define REG_TC_VE_SRC_02_H (REG_TC_VE_SRC_BASE + 0x05)
334 #define REG_TC_VE_SRC_03_L (REG_TC_VE_SRC_BASE + 0x06)
335 #define REG_TC_VE_SRC_03_H (REG_TC_VE_SRC_BASE + 0x07)
336 #define REG_TC_VE_SRC_04_L (REG_TC_VE_SRC_BASE + 0x08)
337 #define REG_TC_VE_SRC_04_H (REG_TC_VE_SRC_BASE + 0x09)
[all …]