Home
last modified time | relevance | path

Searched refs:REG_TC_CLK_GEN_BASE (Results 1 – 25 of 30) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/xc/hal/maxim/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
371 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
372 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
373 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
374 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
375 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
376 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
377 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
378 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
379 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
H A Dmdrv_dac_tbl.h123 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
746 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
747 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
748 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
749 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
750 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
751 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
752 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
753 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
754 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/curry/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00 macro
369 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
370 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
371 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
372 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
373 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
374 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
375 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
376 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
377 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/maserati/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
371 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
372 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
373 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
374 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
375 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
376 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
377 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
378 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
379 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
H A Dmdrv_dac_tbl.h123 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
746 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
747 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
748 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
749 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
750 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
751 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
752 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
753 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
754 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/k6lite/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00 macro
369 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
370 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
371 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
372 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
373 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
374 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
375 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
376 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
377 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/M7621/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
371 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
372 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
373 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
374 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
375 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
376 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
377 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
378 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
379 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
H A Dmdrv_dac_tbl.h123 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
746 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
747 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
748 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
749 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
750 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
751 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
752 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
753 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
754 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/k6/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00 macro
369 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
370 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
371 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
372 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
373 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
374 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
375 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
376 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
377 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/maldives/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00 macro
371 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
372 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
373 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
374 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
375 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
376 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
377 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
378 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
379 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
H A Dmdrv_dac_tbl.h123 #define REG_TC_CLK_GEN_BASE 0x0B00 macro
746 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
747 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
748 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
749 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
750 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
751 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
752 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
753 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
754 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/macan/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
371 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
372 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
373 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
374 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
375 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
376 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
377 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
378 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
379 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
H A Dmdrv_dac_tbl.h123 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
746 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
747 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
748 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
749 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
750 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
751 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
752 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
753 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
754 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/manhattan/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
371 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
372 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
373 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
374 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
375 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
376 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
377 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
378 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
379 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
H A Dmdrv_dac_tbl.h123 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
746 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
747 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
748 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
749 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
750 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
751 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
752 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
753 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
754 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/mustang/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00 macro
371 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
372 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
373 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
374 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
375 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
376 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
377 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
378 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
379 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
H A Dmdrv_dac_tbl.h123 #define REG_TC_CLK_GEN_BASE 0x0B00 macro
746 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
747 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
748 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
749 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
750 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
751 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
752 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
753 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
754 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/messi/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
371 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
372 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
373 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
374 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
375 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
376 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
377 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
378 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
379 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/M7821/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
371 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
372 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
373 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
374 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
375 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
376 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
377 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
378 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
379 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
H A Dmdrv_dac_tbl.h123 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
746 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
747 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
748 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
749 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
750 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
751 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
752 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
753 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
754 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/mainz/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
371 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
372 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
373 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
374 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
375 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
376 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
377 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
378 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
379 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
H A Dmdrv_dac_tbl.h123 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
746 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
747 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
748 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
749 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
750 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
751 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
752 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
753 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
754 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/kano/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00 macro
369 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
370 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
371 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
372 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
373 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
374 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
375 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
376 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
377 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/mooney/pnl/
H A Dpnl_tcon_tbl.h120 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
371 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
372 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
373 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
374 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
375 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
376 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
377 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
378 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
379 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]
H A Dmdrv_dac_tbl.h123 #define REG_TC_CLK_GEN_BASE 0x0B00UL macro
746 #define REG_TC_CLK_GEN_00_L (REG_TC_CLK_GEN_BASE + 0x00)
747 #define REG_TC_CLK_GEN_00_H (REG_TC_CLK_GEN_BASE + 0x01)
748 #define REG_TC_CLK_GEN_01_L (REG_TC_CLK_GEN_BASE + 0x02)
749 #define REG_TC_CLK_GEN_01_H (REG_TC_CLK_GEN_BASE + 0x03)
750 #define REG_TC_CLK_GEN_02_L (REG_TC_CLK_GEN_BASE + 0x04)
751 #define REG_TC_CLK_GEN_02_H (REG_TC_CLK_GEN_BASE + 0x05)
752 #define REG_TC_CLK_GEN_03_L (REG_TC_CLK_GEN_BASE + 0x06)
753 #define REG_TC_CLK_GEN_03_H (REG_TC_CLK_GEN_BASE + 0x07)
754 #define REG_TC_CLK_GEN_04_L (REG_TC_CLK_GEN_BASE + 0x08)
[all …]

12