Home
last modified time | relevance | path

Searched refs:REG_DDC_D0_SRAM_BASEADDR (Results 1 – 25 of 26) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/xc/hal/M7621/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/messi/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/macan/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/mainz/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/curry/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/M7821/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/k6lite/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/k6/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/maxim/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/manhattan/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/mooney/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/maserati/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/kano/xc/include/
H A Dhwreg_ddc.h405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L macro
/utopia/UTPA2-700.0.x/modules/xc/hal/messi/xc/
H A Dmhal_hdmi.c3067 … DDC_WRITE_MASK(REG_DDC_D0_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI0),REG_DDC_D0_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/mainz/xc/
H A Dmhal_hdmi.c3804 … DDC_WRITE_MASK(REG_DDC_D0_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI0),REG_DDC_D0_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/macan/xc/
H A Dmhal_hdmi.c5411 … DDC_WRITE_MASK(REG_DDC_D0_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI0),REG_DDC_D0_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/k6/xc/
H A Dmhal_hdmi.c5513 … DDC_WRITE_MASK(REG_DDC_D0_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI0),REG_DDC_D0_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/curry/xc/
H A Dmhal_hdmi.c5550 … DDC_WRITE_MASK(REG_DDC_D0_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI0),REG_DDC_D0_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/k6lite/xc/
H A Dmhal_hdmi.c5513 … DDC_WRITE_MASK(REG_DDC_D0_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI0),REG_DDC_D0_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/manhattan/xc/
H A Dmhal_hdmi.c5526 … DDC_WRITE_MASK(REG_DDC_D0_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI0),REG_DDC_D0_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/kano/xc/
H A Dmhal_hdmi.c5550 … DDC_WRITE_MASK(REG_DDC_D0_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI0),REG_DDC_D0_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/mooney/xc/
H A Dmhal_hdmi.c6114 … DDC_WRITE_MASK(REG_DDC_D0_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI0),REG_DDC_D0_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/M7621/xc/
H A Dmhal_hdmi.c6117 … DDC_WRITE_MASK(REG_DDC_D0_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI0),REG_DDC_D0_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/M7821/xc/
H A Dmhal_hdmi.c5832 … DDC_WRITE_MASK(REG_DDC_D0_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI0),REG_DDC_D0_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/maxim/xc/
H A Dmhal_hdmi.c6120 … DDC_WRITE_MASK(REG_DDC_D0_SRAM_BASEADDR,BITS(4:0,DDC_OFFSET_SRAM_DVI0),REG_DDC_D0_BASEADDR_MASK); in HAL_HDMI_DDCRam_SelectPort()

12