Home
last modified time | relevance | path

Searched refs:REG_DDC_76_L (Results 1 – 19 of 19) sorted by relevance

/utopia/UTPA2-700.0.x/modules/xc/hal/M7621/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/messi/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/macan/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/mainz/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/curry/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/M7821/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/k6lite/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/k6/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/maxim/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/manhattan/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/mooney/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/maserati/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/kano/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
405 #define REG_DDC_D0_SRAM_BASEADDR REG_DDC_76_L
408 #define REG_DDC_D1_SRAM_BASEADDR REG_DDC_76_L
/utopia/UTPA2-700.0.x/modules/xc/hal/mustang/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
/utopia/UTPA2-700.0.x/modules/xc/hal/maldives/xc/include/
H A Dhwreg_ddc.h338 #define REG_DDC_76_L (REG_DDC_BASE + 0xEC) macro
/utopia/UTPA2-700.0.x/modules/xc/hal/k6/xc/
H A Dmhal_hdmi.c5506 DDC_WRITE_MASK(REG_DDC_76_L,BITS(15:15,1),BMASK(15:15));//Kano only in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/curry/xc/
H A Dmhal_hdmi.c5543 DDC_WRITE_MASK(REG_DDC_76_L,BITS(15:15,1),BMASK(15:15));//Kano only in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/k6lite/xc/
H A Dmhal_hdmi.c5506 DDC_WRITE_MASK(REG_DDC_76_L,BITS(15:15,1),BMASK(15:15));//Kano only in HAL_HDMI_DDCRam_SelectPort()
/utopia/UTPA2-700.0.x/modules/xc/hal/kano/xc/
H A Dmhal_hdmi.c5543 DDC_WRITE_MASK(REG_DDC_76_L,BITS(15:15,1),BMASK(15:15));//Kano only in HAL_HDMI_DDCRam_SelectPort()