Home
last modified time | relevance | path

Searched refs:CKG_TSP_STC_PVR2_FIQ0 (Results 1 – 4 of 4) sorted by relevance

/utopia/UTPA2-700.0.x/modules/dmx/hal/maxim/tsp/
H A DhalTSP.c4384 #define CKG_TSP_STC_PVR2_FIQ0 0x16BCUL //0x2F macro
4452 u32RegClkSrc = CKG_TSP_STC_PVR2_FIQ0; in HAL_TSP_SetPVRTimeStampClk()
4726 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4727 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_PVR2_DISABLE|CLK_STC_P… in HAL_TSP_PowerCtrl()
4728 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4729 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_FIQ0_DISABLE|CLK_STC_F… in HAL_TSP_PowerCtrl()
4786 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4787 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)), (CLK_STC_PVR2_DISABLE|CL… in HAL_TSP_PowerCtrl()
4906 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4907 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_PVR2_DISABLE|CLK_STC_P… in HAL_TSP_PowerCtrl()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7621/tsp/
H A DhalTSP.c4367 #define CKG_TSP_STC_PVR2_FIQ0 0x16BCUL //0x2F macro
4435 u32RegClkSrc = CKG_TSP_STC_PVR2_FIQ0; in HAL_TSP_SetPVRTimeStampClk()
4709 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4710 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_PVR2_DISABLE|CLK_STC_P… in HAL_TSP_PowerCtrl()
4711 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4712 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_FIQ0_DISABLE|CLK_STC_F… in HAL_TSP_PowerCtrl()
4769 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4770 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)), (CLK_STC_PVR2_DISABLE|CL… in HAL_TSP_PowerCtrl()
4889 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4890 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_PVR2_DISABLE|CLK_STC_P… in HAL_TSP_PowerCtrl()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/maserati/tsp/
H A DhalTSP.c4458 #define CKG_TSP_STC_PVR2_FIQ0 0x16BCUL //0x2F macro
4524 u32RegClkSrc = CKG_TSP_STC_PVR2_FIQ0; in HAL_TSP_SetPVRTimeStampClk()
4792 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4793 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_PVR2_DISABLE|CLK_STC_P… in HAL_TSP_PowerCtrl()
4794 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4795 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_FIQ0_DISABLE|CLK_STC_F… in HAL_TSP_PowerCtrl()
4852 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4853 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)), (CLK_STC_PVR2_DISABLE|CL… in HAL_TSP_PowerCtrl()
4966 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4967 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_PVR2_DISABLE|CLK_STC_P… in HAL_TSP_PowerCtrl()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7821/tsp/
H A DhalTSP.c4419 #define CKG_TSP_STC_PVR2_FIQ0 0x16BCUL //0x2F macro
4485 u32RegClkSrc = CKG_TSP_STC_PVR2_FIQ0; in HAL_TSP_SetPVRTimeStampClk()
4753 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4754 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_PVR2_DISABLE|CLK_STC_P… in HAL_TSP_PowerCtrl()
4755 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4756 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_FIQ0_DISABLE|CLK_STC_F… in HAL_TSP_PowerCtrl()
4813 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4814 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)), (CLK_STC_PVR2_DISABLE|CL… in HAL_TSP_PowerCtrl()
4927 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4928 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_PVR2_DISABLE|CLK_STC_P… in HAL_TSP_PowerCtrl()
[all …]