Home
last modified time | relevance | path

Searched refs:CKG_TSP_STC_MM1_PVR1 (Results 1 – 5 of 5) sorted by relevance

/utopia/UTPA2-700.0.x/modules/dmx/hal/mustang/tsp/
H A DhalTSP.c4122 #define CKG_TSP_STC_MM1_PVR1 0x16B8UL //0x2E macro
4175 u32RegClkSrc = CKG_TSP_STC_MM1_PVR1; in HAL_TSP_SetPVRTimeStampClk()
4449 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4450 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
4451 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4452 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_PVR1_DISABLE|CLK_STC_PV… in HAL_TSP_PowerCtrl()
4502 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4503 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)), (CLK_STC_MM1_DISABLE|CLK_… in HAL_TSP_PowerCtrl()
4601 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4602 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/maxim/tsp/
H A DhalTSP.c4373 #define CKG_TSP_STC_MM1_PVR1 0x16B8UL //0x2E macro
4446 u32RegClkSrc = CKG_TSP_STC_MM1_PVR1; in HAL_TSP_SetPVRTimeStampClk()
4720 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4721 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
4722 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4723 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_PVR1_DISABLE|CLK_STC_PV… in HAL_TSP_PowerCtrl()
4782 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4783 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)), (CLK_STC_MM1_DISABLE|CLK_… in HAL_TSP_PowerCtrl()
4900 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4901 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7621/tsp/
H A DhalTSP.c4356 #define CKG_TSP_STC_MM1_PVR1 0x16B8UL //0x2E macro
4429 u32RegClkSrc = CKG_TSP_STC_MM1_PVR1; in HAL_TSP_SetPVRTimeStampClk()
4703 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4704 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
4705 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4706 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_PVR1_DISABLE|CLK_STC_PV… in HAL_TSP_PowerCtrl()
4765 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4766 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)), (CLK_STC_MM1_DISABLE|CLK_… in HAL_TSP_PowerCtrl()
4883 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4884 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/maserati/tsp/
H A DhalTSP.c4448 #define CKG_TSP_STC_MM1_PVR1 0x16B8UL //0x2E macro
4518 u32RegClkSrc = CKG_TSP_STC_MM1_PVR1; in HAL_TSP_SetPVRTimeStampClk()
4786 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4787 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
4788 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4789 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_PVR1_DISABLE|CLK_STC_PV… in HAL_TSP_PowerCtrl()
4848 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4849 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)), (CLK_STC_MM1_DISABLE|CLK_… in HAL_TSP_PowerCtrl()
4960 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4961 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7821/tsp/
H A DhalTSP.c4409 #define CKG_TSP_STC_MM1_PVR1 0x16B8UL //0x2E macro
4479 u32RegClkSrc = CKG_TSP_STC_MM1_PVR1; in HAL_TSP_SetPVRTimeStampClk()
4747 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4748 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
4749 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4750 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_PVR1_DISABLE|CLK_STC_PV… in HAL_TSP_PowerCtrl()
4809 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4810 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)), (CLK_STC_MM1_DISABLE|CLK_… in HAL_TSP_PowerCtrl()
4921 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4922 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
[all …]