Home
last modified time | relevance | path

Searched refs:BK_AFEC_D4 (Results 1 – 25 of 27) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/vd/hal/mainz/avd/
H A DhalAVD.c3426 u8AfecD4=RIU_ReadByte(BK_AFEC_D4); in HAL_AVD_AFEC_McuReset()
3443 RIU_WriteByteMask (BK_AFEC_D4, u8AfecD4, BMASK(7:0)); in HAL_AVD_AFEC_McuReset()
4066 RIU_WriteRegBit(BK_AFEC_D4, bEnable, BIT(4)); in HAL_AVD_AFEC_EnableVBIDPLSpeedup()
H A DregAVD.h361 #define BK_AFEC_D4 (AFEC_REG_BASE+0xD4) macro
/utopia/UTPA2-700.0.x/modules/vd/hal/mustang/avd/
H A DhalAVD.c6782 u8AfecD4=RIU_ReadByte(BK_AFEC_D4); in HAL_AVD_AFEC_McuReset()
6799 RIU_WriteByteMask (BK_AFEC_D4, u8AfecD4, BMASK(7:0)); in HAL_AVD_AFEC_McuReset()
7428 RIU_WriteRegBit(BK_AFEC_D4, bEnable, BIT(4)); in HAL_AVD_AFEC_EnableVBIDPLSpeedup()
H A DregAVD.h361 #define BK_AFEC_D4 (AFEC_REG_BASE+0xD4) macro
/utopia/UTPA2-700.0.x/modules/vd/hal/M7821/avd/
H A DhalAVD.c6821 u8AfecD4=RIU_ReadByte(BK_AFEC_D4); in HAL_AVD_AFEC_McuReset()
6858 RIU_WriteByteMask (BK_AFEC_D4, u8AfecD4, BMASK(7:0)); in HAL_AVD_AFEC_McuReset()
7554 RIU_WriteRegBit(BK_AFEC_D4, bEnable, BIT(4)); in HAL_AVD_AFEC_EnableVBIDPLSpeedup()
H A DregAVD.h361 #define BK_AFEC_D4 (AFEC_REG_BASE+0xD4) macro
/utopia/UTPA2-700.0.x/modules/vd/hal/kano/avd/
H A DhalAVD.c6821 u8AfecD4=RIU_ReadByte(BK_AFEC_D4); in HAL_AVD_AFEC_McuReset()
6858 RIU_WriteByteMask (BK_AFEC_D4, u8AfecD4, BMASK(7:0)); in HAL_AVD_AFEC_McuReset()
7554 RIU_WriteRegBit(BK_AFEC_D4, bEnable, BIT(4)); in HAL_AVD_AFEC_EnableVBIDPLSpeedup()
H A DregAVD.h361 #define BK_AFEC_D4 (AFEC_REG_BASE+0xD4) macro
/utopia/UTPA2-700.0.x/modules/vd/hal/manhattan/avd/
H A DhalAVD.c6820 u8AfecD4=RIU_ReadByte(BK_AFEC_D4); in HAL_AVD_AFEC_McuReset()
6857 RIU_WriteByteMask (BK_AFEC_D4, u8AfecD4, BMASK(7:0)); in HAL_AVD_AFEC_McuReset()
7501 RIU_WriteRegBit(BK_AFEC_D4, bEnable, BIT(4)); in HAL_AVD_AFEC_EnableVBIDPLSpeedup()
H A DregAVD.h361 #define BK_AFEC_D4 (AFEC_REG_BASE+0xD4) macro
/utopia/UTPA2-700.0.x/modules/vd/hal/M7621/avd/
H A DhalAVD.c6821 u8AfecD4=RIU_ReadByte(BK_AFEC_D4); in HAL_AVD_AFEC_McuReset()
6858 RIU_WriteByteMask (BK_AFEC_D4, u8AfecD4, BMASK(7:0)); in HAL_AVD_AFEC_McuReset()
7554 RIU_WriteRegBit(BK_AFEC_D4, bEnable, BIT(4)); in HAL_AVD_AFEC_EnableVBIDPLSpeedup()
H A DregAVD.h361 #define BK_AFEC_D4 (AFEC_REG_BASE+0xD4) macro
/utopia/UTPA2-700.0.x/modules/vd/hal/maldives/avd/
H A DhalAVD.c6782 u8AfecD4=RIU_ReadByte(BK_AFEC_D4); in HAL_AVD_AFEC_McuReset()
6799 RIU_WriteByteMask (BK_AFEC_D4, u8AfecD4, BMASK(7:0)); in HAL_AVD_AFEC_McuReset()
7428 RIU_WriteRegBit(BK_AFEC_D4, bEnable, BIT(4)); in HAL_AVD_AFEC_EnableVBIDPLSpeedup()
H A DregAVD.h361 #define BK_AFEC_D4 (AFEC_REG_BASE+0xD4) macro
/utopia/UTPA2-700.0.x/modules/vd/hal/messi/avd/
H A DhalAVD.c3426 u8AfecD4=RIU_ReadByte(BK_AFEC_D4); in HAL_AVD_AFEC_McuReset()
3443 RIU_WriteByteMask (BK_AFEC_D4, u8AfecD4, BMASK(7:0)); in HAL_AVD_AFEC_McuReset()
4066 RIU_WriteRegBit(BK_AFEC_D4, bEnable, BIT(4)); in HAL_AVD_AFEC_EnableVBIDPLSpeedup()
H A DregAVD.h361 #define BK_AFEC_D4 (AFEC_REG_BASE+0xD4) macro
/utopia/UTPA2-700.0.x/modules/vd/hal/maserati/avd/
H A DhalAVD.c6821 u8AfecD4=RIU_ReadByte(BK_AFEC_D4); in HAL_AVD_AFEC_McuReset()
6858 RIU_WriteByteMask (BK_AFEC_D4, u8AfecD4, BMASK(7:0)); in HAL_AVD_AFEC_McuReset()
7554 RIU_WriteRegBit(BK_AFEC_D4, bEnable, BIT(4)); in HAL_AVD_AFEC_EnableVBIDPLSpeedup()
H A DregAVD.h361 #define BK_AFEC_D4 (AFEC_REG_BASE+0xD4) macro
/utopia/UTPA2-700.0.x/modules/vd/hal/maxim/avd/
H A DhalAVD.c6821 u8AfecD4=RIU_ReadByte(BK_AFEC_D4); in HAL_AVD_AFEC_McuReset()
6858 RIU_WriteByteMask (BK_AFEC_D4, u8AfecD4, BMASK(7:0)); in HAL_AVD_AFEC_McuReset()
7554 RIU_WriteRegBit(BK_AFEC_D4, bEnable, BIT(4)); in HAL_AVD_AFEC_EnableVBIDPLSpeedup()
H A DregAVD.h361 #define BK_AFEC_D4 (AFEC_REG_BASE+0xD4) macro
/utopia/UTPA2-700.0.x/modules/vd/hal/mooney/avd/
H A DhalAVD.c3425 u8AfecD4=RIU_ReadByte(BK_AFEC_D4); in HAL_AVD_AFEC_McuReset()
3442 RIU_WriteByteMask (BK_AFEC_D4, u8AfecD4, BMASK(7:0)); in HAL_AVD_AFEC_McuReset()
4065 RIU_WriteRegBit(BK_AFEC_D4, bEnable, BIT(4)); in HAL_AVD_AFEC_EnableVBIDPLSpeedup()
H A DregAVD.h361 #define BK_AFEC_D4 (AFEC_REG_BASE+0xD4) macro
/utopia/UTPA2-700.0.x/modules/vd/hal/macan/avd/
H A DhalAVD.c6798 u8AfecD4=RIU_ReadByte(BK_AFEC_D4); in HAL_AVD_AFEC_McuReset()
6815 RIU_WriteByteMask (BK_AFEC_D4, u8AfecD4, BMASK(7:0)); in HAL_AVD_AFEC_McuReset()
7444 RIU_WriteRegBit(BK_AFEC_D4, bEnable, BIT(4)); in HAL_AVD_AFEC_EnableVBIDPLSpeedup()
H A DregAVD.h361 #define BK_AFEC_D4 (AFEC_REG_BASE+0xD4) macro
/utopia/UTPA2-700.0.x/modules/vd/drv/avd/
H A DAVD.c1087 pResource->_u8AfecD4Factory=HAL_AVD_GetReg(BK_AFEC_D4); in _Drv_AVD_VDMCU_Init()
2903 HAL_AVD_SetReg(BK_AFEC_D4,u8Value); in Drv_AVD_SetFactoryPara()

12