Home
last modified time | relevance | path

Searched refs:DIS (Results 1 – 25 of 26) sorted by relevance

12

/rk3399_rockchip-uboot/board/logicpd/zoom1/
H A Dzoom1.h39 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
40 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
41 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
42 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
43 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
44 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
45 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
46 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
47 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
48 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/nokia/rx51/
H A Drx51.h37 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
38 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
39 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
40 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
41 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
42 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
43 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
44 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
45 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
46 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/pandora/
H A Dpandora.h28 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
29 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
30 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
31 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
32 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
33 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
34 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
35 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
36 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
37 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/isee/igep00x0/
H A Digep00x0.h21 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /* SDRC_D0 */\
22 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /* SDRC_D1 */\
23 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /* SDRC_D2 */\
24 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /* SDRC_D3 */\
25 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /* SDRC_D4 */\
26 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /* SDRC_D5 */\
27 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /* SDRC_D6 */\
28 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /* SDRC_D7 */\
29 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /* SDRC_D8 */\
30 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /* SDRC_D9 */\
[all …]
/rk3399_rockchip-uboot/board/lg/sniper/
H A Dsniper.h16 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /* sdrc_d0 */\
17 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /* sdrc_d1 */\
18 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /* sdrc_d2 */\
19 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /* sdrc_d3 */\
20 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /* sdrc_d4 */\
21 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /* sdrc_d5 */\
22 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /* sdrc_d6 */\
23 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /* sdrc_d7 */\
24 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /* sdrc_d8 */\
25 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /* sdrc_d9 */\
[all …]
/rk3399_rockchip-uboot/board/logicpd/am3517evm/
H A Dam3517evm.h35 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
41 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
42 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
43 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
44 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/rk3399_rockchip-uboot/board/timll/devkit8000/
H A Ddevkit8000.h35 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
36 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
37 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
38 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
39 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
40 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
41 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
42 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
43 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
44 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/8dtech/eco5pk/
H A Deco5pk.h34 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
41 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
42 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
43 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/rk3399_rockchip-uboot/board/amazon/kc1/
H A Dkc1.h34 { CAM_SHUTTER, (IDIS | DIS | M7) }, /* safe_mode */
35 { CAM_STROBE, (IDIS | DIS | M7) }, /* safe_mode */
36 { CAM_GLOBALRESET, (IDIS | DIS | M7) }, /* safe_mode */
38 { HDQ_SIO, (IDIS | DIS | M7) }, /* safe_mode */
52 { MCSPI1_CLK, (IDIS | DIS | M7) }, /* safe_mode */
53 { MCSPI1_SOMI, (IDIS | DIS | M7) }, /* safe_mode */
54 { MCSPI1_SIMO, (IDIS | DIS | M7) }, /* safe_mode */
55 { MCSPI1_CS0, (IDIS | DIS | M7) }, /* safe_mode */
56 { MCSPI1_CS1, (IDIS | DIS | M7) }, /* safe_mode */
57 { MCSPI1_CS2, (IDIS | DIS | M7) }, /* safe_mode */
[all …]
/rk3399_rockchip-uboot/board/corscience/tricorder/
H A Dtricorder.h32 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
33 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
34 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
35 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
36 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
37 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
38 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
39 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
40 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
41 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/ti/evm/
H A Devm.h51 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
52 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
53 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
54 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
55 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
56 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
57 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
58 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
59 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
60 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/technexion/twister/
H A Dtwister.h44 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
45 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
46 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
47 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
48 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
49 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
50 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
51 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
52 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
53 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/rk3399_rockchip-uboot/board/technexion/tao3530/
H A Dtao3530.h32 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
33 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
34 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
40 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
41 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/rk3399_rockchip-uboot/board/ti/beagle/
H A Dbeagle.h41 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
42 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
43 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
44 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
45 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
46 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
47 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
48 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
49 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
50 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
/rk3399_rockchip-uboot/board/ti/am3517crane/
H A Dam3517crane.h34 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0))\
35 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0))\
36 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0))\
37 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0))\
38 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0))\
39 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0))\
40 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0))\
41 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0))\
42 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0))\
43 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0))\
[all …]
/rk3399_rockchip-uboot/board/teejet/mt_ventoux/
H A Dmt_ventoux.h42 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
43 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
44 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
45 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
46 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
47 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
48 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
49 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
50 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
51 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/rk3399_rockchip-uboot/board/compulab/cm_t3517/
H A Dmux.c17 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
18 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
19 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
20 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
21 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
22 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
23 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
24 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
25 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
26 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)); in set_muxconf_regs()
[all …]
/rk3399_rockchip-uboot/board/compulab/cm_t35/
H A Dcm_t35.c128 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); /*SDRC_D0*/ in cm_t3x_set_common_muxconf()
129 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); /*SDRC_D1*/ in cm_t3x_set_common_muxconf()
130 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); /*SDRC_D2*/ in cm_t3x_set_common_muxconf()
131 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); /*SDRC_D3*/ in cm_t3x_set_common_muxconf()
132 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); /*SDRC_D4*/ in cm_t3x_set_common_muxconf()
133 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); /*SDRC_D5*/ in cm_t3x_set_common_muxconf()
134 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); /*SDRC_D6*/ in cm_t3x_set_common_muxconf()
135 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); /*SDRC_D7*/ in cm_t3x_set_common_muxconf()
136 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)); /*SDRC_D8*/ in cm_t3x_set_common_muxconf()
137 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)); /*SDRC_D9*/ in cm_t3x_set_common_muxconf()
[all …]
/rk3399_rockchip-uboot/board/logicpd/omap3som/
H A Domap3logic.c192 MUX_VAL(CP(HSUSB0_DATA5), (IEN | PTD | DIS | M4)); in board_late_init()
227 MUX_VAL(CP(HSUSB0_DATA5), (IEN | PTD | DIS | M0)); in board_late_init()
285 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)); /*SDRC_D0*/ in set_muxconf_regs()
286 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)); /*SDRC_D1*/ in set_muxconf_regs()
287 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)); /*SDRC_D2*/ in set_muxconf_regs()
288 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)); /*SDRC_D3*/ in set_muxconf_regs()
289 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)); /*SDRC_D4*/ in set_muxconf_regs()
290 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)); /*SDRC_D5*/ in set_muxconf_regs()
291 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)); /*SDRC_D6*/ in set_muxconf_regs()
292 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)); /*SDRC_D7*/ in set_muxconf_regs()
[all …]
/rk3399_rockchip-uboot/board/overo/
H A Dcommon.c44 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) /*SDRC_D0*/\
45 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) /*SDRC_D1*/\
46 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) /*SDRC_D2*/\
47 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) /*SDRC_D3*/\
48 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) /*SDRC_D4*/\
49 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) /*SDRC_D5*/\
50 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) /*SDRC_D6*/\
51 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) /*SDRC_D7*/\
52 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) /*SDRC_D8*/\
53 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) /*SDRC_D9*/\
[all …]
H A Dovero.h44 MUX_VAL(CP(GPMC_NCS6), (IEN | PTD | DIS | M0)) /*GPMC_nCS6*/\
49 MUX_VAL(CP(GPMC_WAIT3), (IEN | PTU | DIS | M4)) /*GPIO_65*/\
51 MUX_VAL(CP(DSS_PCLK), (IDIS | PTD | DIS | M0)) /*DSS_PCLK*/\
52 MUX_VAL(CP(DSS_HSYNC), (IDIS | PTD | DIS | M0)) /*DSS_HSYNC*/\
53 MUX_VAL(CP(DSS_VSYNC), (IDIS | PTD | DIS | M0)) /*DSS_VSYNC*/\
54 MUX_VAL(CP(DSS_ACBIAS), (IDIS | PTD | DIS | M0)) /*DSS_ACBIAS*/\
55 MUX_VAL(CP(DSS_DATA0), (IDIS | PTD | DIS | M0)) /*DSS_DATA0*/\
56 MUX_VAL(CP(DSS_DATA1), (IDIS | PTD | DIS | M0)) /*DSS_DATA1*/\
57 MUX_VAL(CP(DSS_DATA2), (IDIS | PTD | DIS | M0)) /*DSS_DATA2*/\
58 MUX_VAL(CP(DSS_DATA3), (IDIS | PTD | DIS | M0)) /*DSS_DATA3*/\
[all …]
/rk3399_rockchip-uboot/board/htkw/mcx/
H A Dmcx.h30 MUX_VAL(CP(SDRC_D0), (IEN | PTD | DIS | M0)) \
31 MUX_VAL(CP(SDRC_D1), (IEN | PTD | DIS | M0)) \
32 MUX_VAL(CP(SDRC_D2), (IEN | PTD | DIS | M0)) \
33 MUX_VAL(CP(SDRC_D3), (IEN | PTD | DIS | M0)) \
34 MUX_VAL(CP(SDRC_D4), (IEN | PTD | DIS | M0)) \
35 MUX_VAL(CP(SDRC_D5), (IEN | PTD | DIS | M0)) \
36 MUX_VAL(CP(SDRC_D6), (IEN | PTD | DIS | M0)) \
37 MUX_VAL(CP(SDRC_D7), (IEN | PTD | DIS | M0)) \
38 MUX_VAL(CP(SDRC_D8), (IEN | PTD | DIS | M0)) \
39 MUX_VAL(CP(SDRC_D9), (IEN | PTD | DIS | M0)) \
[all …]
/rk3399_rockchip-uboot/board/quipos/cairo/
H A Dcairo.h38 MUX_VAL(CONTROL_PADCONF_CAM_D1, (IEN | DIS | SB_HIZ | M4)) \
39 MUX_VAL(CONTROL_PADCONF_CAM_D2, (IEN | DIS | SB_HIZ | M7)) \
45 MUX_VAL(CONTROL_PADCONF_CAM_D8, (IEN | DIS | SB_HIZ | M7)) \
46 MUX_VAL(CONTROL_PADCONF_CAM_D9, (IEN | DIS | SB_HIZ | M4)) \
49 MUX_VAL(CONTROL_PADCONF_CAM_FLD, (IEN | DIS | SB_HIZ | M4)) \
56 MUX_VAL(CONTROL_PADCONF_CAM_XCLKB, (IEN | DIS | SB_HIZ | SB_PD | M7)) \
114 MUX_VAL(CONTROL_PADCONF_GPMC_CLK, (IEN | DIS | M7)) \
131 MUX_VAL(CONTROL_PADCONF_GPMC_NADV_ALE, (IDIS | DIS | M0)) \
132 MUX_VAL(CONTROL_PADCONF_GPMC_NBE0_CLE, (IDIS | DIS | M0)) \
134 MUX_VAL(CONTROL_PADCONF_GPMC_NCS0, (IDIS | DIS | SB_HIZ | SB_PD | M0)) \
[all …]
/rk3399_rockchip-uboot/arch/arm/include/asm/arch-omap5/
H A Dmux_omap5.h38 #define DIS (0 << 3) macro
/rk3399_rockchip-uboot/arch/arm/include/asm/arch-omap4/
H A Dmux_omap4.h46 #define DIS (0 << 3) macro

12