Searched refs:MAX_GEN_REG (Results 1 – 8 of 8) sorted by relevance
24 #define MAX_GEN_REG 3 macro64 MppBuffer rcb_buf[MAX_GEN_REG];67 H265dRegBuf g_buf[MAX_GEN_REG];89 RK_U32 offset_spspps[MAX_GEN_REG];90 RK_U32 offset_rps[MAX_GEN_REG];91 RK_U32 offset_sclst[MAX_GEN_REG];
47 for (i = 0; i < MAX_GEN_REG; i++) { in hal_h265d_alloc_res()103 for (i = 0; i < MAX_GEN_REG; i++) { in hal_h265d_release_res()772 for (i = 0; i < MAX_GEN_REG; i++) { in hal_h265d_rkv_gen_regs()784 if (i == MAX_GEN_REG) { in hal_h265d_rkv_gen_regs()
131 RK_U32 max_cnt = reg_ctx->fast_mode ? MAX_GEN_REG : 1; in hal_h265d_vdpu382_init()658 for (i = 0; i < MAX_GEN_REG; i++) { in hal_h265d_vdpu382_gen_regs()671 if (i == MAX_GEN_REG) { in hal_h265d_vdpu382_gen_regs()
131 RK_U32 max_cnt = reg_ctx->fast_mode ? MAX_GEN_REG : 1; in hal_h265d_vdpu34x_init()863 for (i = 0; i < MAX_GEN_REG; i++) { in hal_h265d_vdpu34x_gen_regs()876 if (i == MAX_GEN_REG) { in hal_h265d_vdpu34x_gen_regs()
35 Vp9dRegBuf g_buf[MAX_GEN_REG];62 for (i = 0; i < MAX_GEN_REG; i++) { in hal_vp9d_alloc_res()123 for (i = 0; i < MAX_GEN_REG; i++) { in hal_vp9d_release_res()272 for (i = 0; i < MAX_GEN_REG; i++) { in hal_vp9d_rkv_gen_regs()284 if (i == MAX_GEN_REG) { in hal_vp9d_rkv_gen_regs()
24 #define MAX_GEN_REG 3 macro
47 Vp9dRegBuf g_buf[MAX_GEN_REG];107 for (i = 0; i < MAX_GEN_REG; i++) { in hal_vp9d_alloc_res()156 for (i = 0; i < MAX_GEN_REG; i++) { in hal_vp9d_release_res()433 for (i = 0; i < MAX_GEN_REG; i++) { in hal_vp9d_vdpu382_gen_regs()443 if (i == MAX_GEN_REG) { in hal_vp9d_vdpu382_gen_regs()
47 Vp9dRegBuf g_buf[MAX_GEN_REG];107 for (i = 0; i < MAX_GEN_REG; i++) { in hal_vp9d_alloc_res()155 for (i = 0; i < MAX_GEN_REG; i++) { in hal_vp9d_release_res()420 for (i = 0; i < MAX_GEN_REG; i++) { in hal_vp9d_vdpu34x_gen_regs()430 if (i == MAX_GEN_REG) { in hal_vp9d_vdpu34x_gen_regs()