1 /* SPDX-License-Identifier: GPL-2.0-only */ 2 /* 3 * ALSA SoC Audio Layer - Rockchip SPDIF transceiver driver 4 * 5 * Copyright (c) 2015 Collabora Ltd. 6 * Author: Sjoerd Simons <sjoerd.simons@collabora.co.uk> 7 */ 8 9 #ifndef _ROCKCHIP_SPDIF_H 10 #define _ROCKCHIP_SPDIF_H 11 12 /* 13 * CFGR 14 * transfer configuration register 15 */ 16 #define SPDIF_CFGR_CLK_DIV_SHIFT (16) 17 #define SPDIF_CFGR_CLK_DIV_MASK (0xff << SPDIF_CFGR_CLK_DIV_SHIFT) 18 #define SPDIF_CFGR_CLK_DIV(x) ((x - 1) << SPDIF_CFGR_CLK_DIV_SHIFT) 19 20 #define SPDIF_CFGR_CLR_MASK BIT(7) 21 #define SPDIF_CFGR_CLR_EN BIT(7) 22 #define SPDIF_CFGR_CLR_DIS 0 23 24 #define SPDIF_CFGR_CSE_MASK BIT(6) 25 #define SPDIF_CFGR_CSE_EN BIT(6) 26 #define SPDIF_CFGR_CSE_DIS 0 27 28 #define SPDIF_CFGR_ADJ_MASK BIT(3) 29 #define SPDIF_CFGR_ADJ_LEFT_J BIT(3) 30 #define SPDIF_CFGR_ADJ_RIGHT_J 0 31 32 #define SPDIF_CFGR_HALFWORD_SHIFT 2 33 #define SPDIF_CFGR_HALFWORD_DISABLE (0 << SPDIF_CFGR_HALFWORD_SHIFT) 34 #define SPDIF_CFGR_HALFWORD_ENABLE (1 << SPDIF_CFGR_HALFWORD_SHIFT) 35 36 #define SPDIF_CFGR_VDW_SHIFT 0 37 #define SPDIF_CFGR_VDW(x) (x << SPDIF_CFGR_VDW_SHIFT) 38 #define SDPIF_CFGR_VDW_MASK (0xf << SPDIF_CFGR_VDW_SHIFT) 39 40 #define SPDIF_CFGR_VDW_16 SPDIF_CFGR_VDW(0x0) 41 #define SPDIF_CFGR_VDW_20 SPDIF_CFGR_VDW(0x1) 42 #define SPDIF_CFGR_VDW_24 SPDIF_CFGR_VDW(0x2) 43 44 /* 45 * DMACR 46 * DMA control register 47 */ 48 #define SPDIF_DMACR_TDE_SHIFT 5 49 #define SPDIF_DMACR_TDE_DISABLE (0 << SPDIF_DMACR_TDE_SHIFT) 50 #define SPDIF_DMACR_TDE_ENABLE (1 << SPDIF_DMACR_TDE_SHIFT) 51 52 #define SPDIF_DMACR_TDL_SHIFT 0 53 #define SPDIF_DMACR_TDL(x) ((x) << SPDIF_DMACR_TDL_SHIFT) 54 #define SPDIF_DMACR_TDL_MASK (0x1f << SPDIF_DMACR_TDL_SHIFT) 55 56 /* 57 * XFER 58 * Transfer control register 59 */ 60 #define SPDIF_XFER_TXS_SHIFT 0 61 #define SPDIF_XFER_TXS_STOP (0 << SPDIF_XFER_TXS_SHIFT) 62 #define SPDIF_XFER_TXS_START (1 << SPDIF_XFER_TXS_SHIFT) 63 64 #define SPDIF_CFGR (0x0000) 65 #define SPDIF_SDBLR (0x0004) 66 #define SPDIF_DMACR (0x0008) 67 #define SPDIF_INTCR (0x000c) 68 #define SPDIF_INTSR (0x0010) 69 #define SPDIF_XFER (0x0018) 70 #define SPDIF_SMPDR (0x0020) 71 #define SPDIF_VLDFRn(x) (0x0060 + (x) * 4) 72 #define SPDIF_USRDRn(x) (0x0090 + (x) * 4) 73 #define SPDIF_CHNSRn(x) (0x00c0 + (x) * 4) 74 #define SPDIF_VERSION (0x01c0) 75 76 #endif /* _ROCKCHIP_SPDIF_H */ 77