1 #define __BIT(x) ((MS_U16)(1UL << (x))) 2 #define __BIT0 __BIT(0UL) 3 #define __BIT1 __BIT(1UL) 4 #define __BIT2 __BIT(2UL) 5 #define __BIT3 __BIT(3UL) 6 #define __BIT4 __BIT(4UL) 7 #define __BIT5 __BIT(5UL) 8 #define __BIT6 __BIT(6UL) 9 #define __BIT7 __BIT(7UL) 10 #define __BIT8 __BIT(8UL) 11 #define __BIT9 __BIT(9UL) 12 #define __BIT10 __BIT(10UL) 13 #define __BIT11 __BIT(11UL) 14 #define __BIT12 __BIT(12UL) 15 #define __BIT13 __BIT(13UL) 16 #define __BIT14 __BIT(14UL) 17 #define __BIT15 __BIT(15UL) 18 19 20 #define PM_REG_BASE (0x0E00UL) 21 #define IR_TX_REG_BASE (0x1800UL) 22 #define IR_TX_MEM_BASE (0x1900UL) 23 24 #define PM_SET_REG(x) (PM_REG_BASE+(x)) 25 #define IR_TX_SET_REG(x) (IR_TX_REG_BASE+(x)) 26 #define IR_TX_MEM_SET_REG(x) (IR_TX_MEM_BASE+(x)) 27 28 29 30 #define PM_REG_Set_IRTX_MODE PM_SET_REG(0x4eUL) 31 //--------------------------------------------- 32 // definition for IR TX control 33 //--------------------------------------------- 34 35 #define IR_TX_REG_Unit00_ShotCount_H IR_TX_SET_REG(0x00UL) 36 #define IR_TX_REG_Unit00_ShotCount_L IR_TX_SET_REG(0x02UL) 37 #define IR_TX_REG_Unit01_ShotCount_H IR_TX_SET_REG(0x04UL) 38 #define IR_TX_REG_Unit01_ShotCount_L IR_TX_SET_REG(0x06UL) 39 #define IR_TX_REG_Unit02_ShotCount_H IR_TX_SET_REG(0x08UL) 40 #define IR_TX_REG_Unit02_ShotCount_L IR_TX_SET_REG(0x0aUL) 41 #define IR_TX_REG_Unit03_ShotCount_H IR_TX_SET_REG(0x0cUL) 42 #define IR_TX_REG_Unit03_ShotCount_L IR_TX_SET_REG(0x0eUL) 43 44 #define IR_TX_REG_Unit04_ShotCount_H IR_TX_SET_REG(0x10UL) 45 #define IR_TX_REG_Unit04_ShotCount_L IR_TX_SET_REG(0x12UL) 46 #define IR_TX_REG_Unit05_ShotCount_H IR_TX_SET_REG(0x14UL) 47 #define IR_TX_REG_Unit05_ShotCount_L IR_TX_SET_REG(0x16UL) 48 #define IR_TX_REG_Unit06_ShotCount_H IR_TX_SET_REG(0x18UL) 49 #define IR_TX_REG_Unit06_ShotCount_L IR_TX_SET_REG(0x1aUL) 50 #define IR_TX_REG_Unit07_ShotCount_H IR_TX_SET_REG(0x1cUL) 51 #define IR_TX_REG_Unit07_ShotCount_L IR_TX_SET_REG(0x1eUL) 52 53 #define IR_TX_REG_Unit08_ShotCount_H IR_TX_SET_REG(0x20UL) 54 #define IR_TX_REG_Unit08_ShotCount_L IR_TX_SET_REG(0x22UL) 55 #define IR_TX_REG_Unit09_ShotCount_H IR_TX_SET_REG(0x24UL) 56 #define IR_TX_REG_Unit09_ShotCount_L IR_TX_SET_REG(0x26UL) 57 #define IR_TX_REG_Unit10_ShotCount_H IR_TX_SET_REG(0x28UL) 58 #define IR_TX_REG_Unit10_ShotCount_L IR_TX_SET_REG(0x2aUL) 59 #define IR_TX_REG_Unit11_ShotCount_H IR_TX_SET_REG(0x2cUL) 60 #define IR_TX_REG_Unit11_ShotCount_L IR_TX_SET_REG(0x2eUL) 61 62 #define IR_TX_REG_Unit12_ShotCount_H IR_TX_SET_REG(0x30UL) 63 #define IR_TX_REG_Unit12_ShotCount_L IR_TX_SET_REG(0x32UL) 64 #define IR_TX_REG_Unit13_ShotCount_H IR_TX_SET_REG(0x34UL) 65 #define IR_TX_REG_Unit13_ShotCount_L IR_TX_SET_REG(0x36UL) 66 67 //------IR_TX_REG_Unit00_ShoutCount_H--------------------------------------- 68 // definIR_TX_REG_Unit00_ShoutCount_Lition for IR TX control 69 //--------------------------------------------- 70 71 72 //------IR_TX_REG_Unit00_Value_LIR_TX_REG_Unit00_ShoutCount_L--------------------------------------- 73 // definition for IR TX control 74 //--------------------------------------------- 75 #define IR_TX_MODE __BIT12 76 77 78 #define IR_TX_EN __BIT0 79 #define IR_TX_RESET __BIT1 80 #define IR_TX_INT_EN __BIT2 81 #define IR_TX_OUT_INV __BIT3 82 #define IR_TX_CARRIER_EN __BIT4 83 84 #define IR_TX_TRIGGER __BIT0 85 #define IR_TX_DONE __BIT0 86 #define IR_TX_CLEAR_DONE __BIT0 87 88 //--------------------------------------------- 89 // definition for IR TX status 90 //--------------------------------------------- 91 #define IR_TX_REG_Unit_Value_H IR_TX_SET_REG(0x38UL) 92 #define IR_TX_REG_Unit_Value_L IR_TX_SET_REG(0x3AUL) 93 #define IR_TX_FLAG IR_TX_SET_REG(0x46UL) 94 #define IR_TX_STATUS IR_TX_SET_REG(0x44UL) 95 #define IR_TX_REG_CycleTime_H IR_TX_SET_REG(0x3CUL) 96 #define IR_TX_REG_CycleTime_L IR_TX_SET_REG(0x3EUL) 97 #define IR_TX_REG_ClkDiv IR_TX_SET_REG(0x40UL) 98 #define IR_TX_CARRIER_CNT IR_TX_SET_REG(0x42UL) 99 100 #define IR_TX_MEM_REG_ADDR IR_TX_MEM_SET_REG(0x04UL) 101 #define IR_TX_MEM_REG_DATA IR_TX_MEM_SET_REG(0x0CUL) 102 #define IR_TX_MEM_REG_STATUS IR_TX_MEM_SET_REG(0x02UL) 103 //--------------------------------------------- 104 // definition for IR TX status 105 //--------------------------------------------- 106 107 #define IR_TX_Unit00_H __BIT0 108 #define IR_TX_Unit00_L __BIT1 109 #define IR_TX_Unit01_H __BIT2 110 #define IR_TX_Unit01_L __BIT3 111 #define IR_TX_Unit02_H __BIT4 112 #define IR_TX_Unit02_L __BIT5 113 #define IR_TX_Unit03_H __BIT6 114 #define IR_TX_Unit03_L __BIT7 115 #define IR_TX_Unit04_H __BIT8 116 #define IR_TX_Unit04_L __BIT9 117 #define IR_TX_Unit05_H __BIT10 118 #define IR_TX_Unit05_L __BIT11 119 #define IR_TX_Unit06_H __BIT12 120 #define IR_TX_Unit06_L __BIT13 121 #define IR_TX_Unit07_H __BIT14 122 #define IR_TX_Unit07_L __BIT15 123 124 #define IR_TX_Unit08_H __BIT0 125 #define IR_TX_Unit08_L __BIT1 126 #define IR_TX_Unit09_H __BIT2 127 #define IR_TX_Unit09_L __BIT3 128 #define IR_TX_Unit10_H __BIT4 129 #define IR_TX_Unit10_L __BIT5 130 #define IR_TX_Unit11_H __BIT6 131 #define IR_TX_Unit11_L __BIT7 132 #define IR_TX_Unit12_H __BIT8 133 #define IR_TX_Unit12_L __BIT9 134 #define IR_TX_Unit13_H __BIT10 135 #define IR_TX_Unit13_L __BIT11 136 137 //--------------------------------------------- 138 // definition for IR TX status 139 //--------------------------------------------- 140 141 142