Lines Matching refs:u32Int
670 void MHal_HDMITx_Int_Disable(MS_U32 u32Int) in MHal_HDMITx_Int_Disable() argument
674 … MHal_HDMITx_Mask_Write(HDMITX_MISC_REG_BASE, REG_MISC_CONFIG_0C, (MS_U16)u32Int, (MS_U16)u32Int); in MHal_HDMITx_Int_Disable()
676 …_Mask_Write(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0D, (MS_U16)(u32Int>>16), (MS_U16)(u32Int>>16) ); in MHal_HDMITx_Int_Disable()
682 if(u32Int & E_HDMITX_IRQ_12) // HPD IRQ is move to PM_Sleep bank in MHal_HDMITx_Int_Disable()
695 void MHal_HDMITx_Int_Enable(MS_U32 u32Int) in MHal_HDMITx_Int_Enable() argument
699 MHal_HDMITx_Mask_Write(HDMITX_MISC_REG_BASE, REG_MISC_CONFIG_0C, 0xFFFF, ~u32Int); in MHal_HDMITx_Int_Enable()
701 MHal_HDMITx_Mask_Write(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0D, 0xFFFF, (~u32Int)>>16 ); in MHal_HDMITx_Int_Enable()
707 if(u32Int & E_HDMITX_IRQ_12) in MHal_HDMITx_Int_Enable()
721 void MHal_HDMITx_Int_Clear(MS_U32 u32Int) in MHal_HDMITx_Int_Clear() argument
725 MHal_HDMITx_Write(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0E, u32Int); in MHal_HDMITx_Int_Clear()
726 MHal_HDMITx_Write(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0F, (u32Int>>16)); in MHal_HDMITx_Int_Clear()
732 if(u32Int & E_HDMITX_IRQ_12) in MHal_HDMITx_Int_Clear()