Lines Matching refs:u32flag
1574 MS_U32 u32flag = 0; in HAL_TSP_PVR_All() local
1586 u32flag = TSP_REC_ALL_OLD; in HAL_TSP_PVR_All()
1589 u32flag = TSP_PVR1_REC_ALL_EN; in HAL_TSP_PVR_All()
1591 u32flag |= TSP_REC_NULL; in HAL_TSP_PVR_All()
1598 u32flag = TSP_PVR2_REC_ALL_EN; in HAL_TSP_PVR_All()
1600 u32flag |= TSP_REC_NULL; in HAL_TSP_PVR_All()
1608 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_All()
1612 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_All()
1618 MS_U32 u32flag = 0; in HAL_TSP_PVR_BypassHeader_En() local
1623 u32flag = TSP_PVR_PID_BYPASS; in HAL_TSP_PVR_BypassHeader_En()
1626 u32flag = TSP_PVR_PID_BYPASS2; in HAL_TSP_PVR_BypassHeader_En()
1634 _HAL_REG32_W(&_TspCtrl[0].reg15b4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1638 … _HAL_REG32_W(&_TspCtrl[0].reg15b4, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1720 MS_U32 u32flag = 0; in HAL_TSP_PVR_WaitFlush() local
1727 u32flag = TSP_HW_CFG4_PVR_FLUSH; in HAL_TSP_PVR_WaitFlush()
1732 u32flag = TSP_PVR2_STR2MIU_RST_WADR; in HAL_TSP_PVR_WaitFlush()
1739 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_WaitFlush()
1740 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_WaitFlush()
4853 MS_U32 u32flag = 0; in HAL_TSP_VQueue_Reset() local
4860 u32flag = TSP_VQ0_RESET; in HAL_TSP_VQueue_Reset()
4864 u32flag = TSP_VQ1_RESET; in HAL_TSP_VQueue_Reset()
4868 u32flag = TSP_VQ2_RESET; in HAL_TSP_VQueue_Reset()
4872 u32flag = TSP_VQ3_RESET; in HAL_TSP_VQueue_Reset()
4876 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_Reset()
4877 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_Reset()
4883 MS_U32 u32flag = 0; in HAL_TSP_VQueue_OverflowInt_En() local
4890 u32flag = TSP_VQ0_OVERFLOW_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
4894 u32flag = TSP_VQ1_OVF_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
4898 u32flag = TSP_VQ2_OVF_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
4902 u32flag = TSP_VQ3_OVF_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
4908 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_OverflowInt_En()
4913 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_OverflowInt_En()
4921 MS_U32 u32flag = 0; in HAL_TSP_VQueue_Clr_OverflowInt() local
4929 u32flag = TSP_VQ0_CLR_OVERFLOW_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
4933 u32flag = TSP_VQ1_CLR_OVF_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
4937 u32flag = TSP_VQ2_CLR_OVF_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
4941 u32flag = TSP_VQ3_CLR_OVF_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
4946 _HAL_REG32_W(pReg, u32data | u32flag); in HAL_TSP_VQueue_Clr_OverflowInt()
4947 _HAL_REG32_W(pReg, u32data & ~u32flag); in HAL_TSP_VQueue_Clr_OverflowInt()
5195 MS_U32 u32flag = 0; in HAL_TSP_PVR_Alignment_Enable() local
5201 u32flag = TSP_PVR1_ALIGN_EN; in HAL_TSP_PVR_Alignment_Enable()
5205 u32flag = TSP_PVR2_PVR_ALIGN_EN; in HAL_TSP_PVR_Alignment_Enable()
5213 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_Alignment_Enable()
5217 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_Alignment_Enable()
5225 MS_U32 u32flag = 0; in HAL_TSP_PVR_ForceSync_Enable() local
5232 u32flag = TSP_REC_AT_SYNC_DIS; in HAL_TSP_PVR_ForceSync_Enable()
5242 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_ForceSync_Enable()
5246 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_ForceSync_Enable()