1381         pReg = &(_TspCtrl[0].Hw_Config0);  in HAL_TSP_SelPad_ExtSync()
1412         pReg = &(_TspCtrl[0].Hw_Config0);  in HAL_TSP_SelPad_Parl()
1656             u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config0);  in HAL_TSP_GetTSIF_Status()
1830     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Disable()
1831             RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Disable()
1846                 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1847                     SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
1860                 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1861                     SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
1872                 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1873                     SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
1883             _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1884                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
2002     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_HwPatch()
2003             RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), 0xFFFF0000));  in HAL_TSP_HwPatch()
2004     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_HwPatch()
2005             SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), 0xBBBB0000));  in HAL_TSP_HwPatch()
2437         _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_WbDmaEnable()
2438                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_TSP_WbDmaEnable()
2442         _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_WbDmaEnable()
2443                 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_TSP_WbDmaEnable()
2708     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_ResetAll()
2709         SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_ResetAll()
2715     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_ResetAll()
2716         RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_ResetAll()
2885     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_Reset_WB()
2886         SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_Reset_WB()
2887     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_Reset_WB()
2888         RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_Reset_WB()