Lines Matching refs:u32flag
1708 MS_U32 u32flag = 0; in HAL_TSP_PVR_All() local
1720 u32flag = TSP_REC_ALL_OLD; in HAL_TSP_PVR_All()
1723 u32flag = TSP_PVR1_REC_ALL_EN; in HAL_TSP_PVR_All()
1725 u32flag |= TSP_REC_NULL; in HAL_TSP_PVR_All()
1732 u32flag = TSP_PVR2_REC_ALL_EN; in HAL_TSP_PVR_All()
1734 u32flag |= TSP_REC_NULL; in HAL_TSP_PVR_All()
1742 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_All()
1746 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_All()
1752 MS_U32 u32flag = 0; in HAL_TSP_PVR_BypassHeader_En() local
1757 u32flag = TSP_PVR_PID_BYPASS; in HAL_TSP_PVR_BypassHeader_En()
1760 u32flag = TSP_PVR_PID_BYPASS2; in HAL_TSP_PVR_BypassHeader_En()
1768 _HAL_REG32_W(&_TspCtrl[0].reg15b4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1772 … _HAL_REG32_W(&_TspCtrl[0].reg15b4, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1854 MS_U32 u32flag = 0; in HAL_TSP_PVR_WaitFlush() local
1861 u32flag = TSP_HW_CFG4_PVR_FLUSH; in HAL_TSP_PVR_WaitFlush()
1866 u32flag = TSP_PVR2_STR2MIU_RST_WADR; in HAL_TSP_PVR_WaitFlush()
1873 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_WaitFlush()
1874 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_WaitFlush()
5251 MS_U32 u32flag = 0; in HAL_TSP_VQueue_Reset() local
5258 u32flag = TSP_VQ0_RESET; in HAL_TSP_VQueue_Reset()
5262 u32flag = TSP_VQ1_RESET; in HAL_TSP_VQueue_Reset()
5266 u32flag = TSP_VQ2_RESET; in HAL_TSP_VQueue_Reset()
5270 u32flag = TSP_VQ3_RESET; in HAL_TSP_VQueue_Reset()
5274 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_Reset()
5275 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_Reset()
5281 MS_U32 u32flag = 0; in HAL_TSP_VQueue_OverflowInt_En() local
5288 u32flag = TSP_VQ0_OVERFLOW_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
5292 u32flag = TSP_VQ1_OVF_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
5296 u32flag = TSP_VQ2_OVF_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
5300 u32flag = TSP_VQ3_OVF_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
5306 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_OverflowInt_En()
5311 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_OverflowInt_En()
5319 MS_U32 u32flag = 0; in HAL_TSP_VQueue_Clr_OverflowInt() local
5327 u32flag = TSP_VQ0_CLR_OVERFLOW_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
5331 u32flag = TSP_VQ1_CLR_OVF_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
5335 u32flag = TSP_VQ2_CLR_OVF_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
5339 u32flag = TSP_VQ3_CLR_OVF_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
5344 _HAL_REG32_W(pReg, u32data | u32flag); in HAL_TSP_VQueue_Clr_OverflowInt()
5345 _HAL_REG32_W(pReg, u32data & ~u32flag); in HAL_TSP_VQueue_Clr_OverflowInt()
5593 MS_U32 u32flag = 0; in HAL_TSP_PVR_Alignment_Enable() local
5599 u32flag = TSP_PVR1_ALIGN_EN; in HAL_TSP_PVR_Alignment_Enable()
5603 u32flag = TSP_PVR2_PVR_ALIGN_EN; in HAL_TSP_PVR_Alignment_Enable()
5611 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_Alignment_Enable()
5615 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_Alignment_Enable()
5623 MS_U32 u32flag = 0; in HAL_TSP_PVR_ForceSync_Enable() local
5630 u32flag = TSP_REC_AT_SYNC_DIS; in HAL_TSP_PVR_ForceSync_Enable()
5640 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_ForceSync_Enable()
5644 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_ForceSync_Enable()