Lines Matching refs:_virtRegBase
134 static MS_VIRT _virtRegBase = 0; variable
200 #define TSP_TSP0_REG(addr) (*((volatile MS_U16*)(_virtRegBase + REG_CTRL_BASE + ((addr)<<2…
201 #define TSP_TSP1_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x2C00UL + ((addr)<<2UL))))
202 #define TSP_TSP3_REG(addr) (*((volatile MS_U16*)(_virtRegBase + REG_CTRL_TSP3 + ((addr)<<2…
203 #define TSP_TSP5_REG(addr) (*((volatile MS_U16*)(_virtRegBase + REG_CTRL_TSP5 + ((addr)<<2…
214 #define TSP_INT_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x3200UL + ((addr)<<2UL))))
216 #define TSP_CLKGEN0_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x1600UL + ((addr)<<2UL))))
272 #define TSP_CLKGEN2_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x1400UL + ((addr)<<2UL))))
326 #define TSP_TOP_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x3c00UL + ((addr)<<2UL))))
410 #define TSP_TSO0_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x27400UL + ((addr)<<2UL)…
421 #define TSP_TS_SAMPLE_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x21400 + ((addr)<<2))))
429 #define DSCMB_CIPHERENG_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x27800 + ((addr)<<2))))
527 #define ADDR_INDR_CTRL (_virtRegBase+ 0x2b20UL)
528 #define ADDR_INDR_ADDR0 (_virtRegBase+ 0x2b24UL)
529 #define ADDR_INDR_ADDR1 (_virtRegBase+ 0x2b28UL)
530 #define ADDR_INDR_WRITE0 (_virtRegBase+ 0x2b2cUL)
531 #define ADDR_INDR_WRITE1 (_virtRegBase+ 0x2b30UL)
532 #define ADDR_INDR_READ0 (_virtRegBase+ 0x2b34UL)
533 #define ADDR_INDR_READ1 (_virtRegBase+ 0x2b38UL)
535 #define ADDR_MOBF_FILEIN (_virtRegBase+ 0x2a2cUL)
538 #define XBYTE_1591 (_virtRegBase+ 0x2a0cUL) // TsRec_Head21_Mid20
539 #define XBYTE_15A4 (_virtRegBase+ 0x2a10UL) // TsRec_Mid21_Tail20
540 #define XBYTE_15A6 (_virtRegBase+ 0x2b48UL) // TsRec_Mid
578 #define TSP_SEM_AEON (_virtRegBase+ 0x2a34UL) //sw_mail_box0
579 #define TSP_SEM_ORDER (_virtRegBase+ 0x2b58UL) // sw_mail_box1
580 #define TSP_SEM_MIPS (_virtRegBase+ 0x2b5cUL) // sw_mail_box2
791 #define ADDR_HWINT2 (_virtRegBase+ 0x2db0UL)
1230 #define ADDR_SWINT2_L (_virtRegBase+ 0x2db4UL)
1231 #define ADDR_SWINT2_H (_virtRegBase+ 0x2db8UL)
1608 #define ADDR_PVR_HEAD20 (_virtRegBase+ 0x2a04UL) in HAL_TSP_PVR_SetBuffer()
1609 #define ADDR_PVR_HEAD21 (_virtRegBase+ 0x2a08UL) in HAL_TSP_PVR_SetBuffer()
1610 #define ADDR_PVR_MID20 (_virtRegBase+ 0x2a0cUL) in HAL_TSP_PVR_SetBuffer()
1611 #define ADDR_PVR_MID21 (_virtRegBase+ 0x2a10UL) in HAL_TSP_PVR_SetBuffer()
1612 #define ADDR_PVR_TAIL20 (_virtRegBase+ 0x2a14UL) in HAL_TSP_PVR_SetBuffer()
1613 #define ADDR_PVR_TAIL21 (_virtRegBase+ 0x2a18UL) in HAL_TSP_PVR_SetBuffer()
3250 _virtRegBase = virtBankAddr; in HAL_TSP_SetBank()
3252 _TspCtrl = (REG_Ctrl*)(_virtRegBase + REG_CTRL_BASE); in HAL_TSP_SetBank()
3253 _TspCtrl2 = (REG_Ctrl2*)(_virtRegBase + REG_CTRL_MMFIBASE); in HAL_TSP_SetBank()
3254 _TspCtrl3 = (REG_Ctrl3*)(_virtRegBase + REG_CTRL_TSP3); in HAL_TSP_SetBank()
3255 _TspCtrl4 = (REG_Ctrl4*)(_virtRegBase + REG_CTRL_TSP4); in HAL_TSP_SetBank()
3256 _TspCtrl5 = (REG_Ctrl5*)(_virtRegBase + REG_CTRL_TSP5); in HAL_TSP_SetBank()
3257 _TspCtrl6 = (REG_Ctrl6*)(_virtRegBase + REG_CTRL_TSP6); in HAL_TSP_SetBank()
3258 _TspSample = (REG_TS_Sample*)(_virtRegBase + REG_CTRL_TS_SAMPLE); in HAL_TSP_SetBank()
4092 #define ADDR_SWINT2_L (_virtRegBase+ 0x2db4UL)
4093 #define ADDR_SWINT2_H (_virtRegBase+ 0x2db8UL)
4544 _HAL_REG32L_W((REG32_L *)(_virtRegBase+u32RegClkSrc), in HAL_TSP_SetPVRTimeStampClk()
4545 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+u32RegClkSrc)) & ~u32RegClkMask) | (u32Clk << u32RegShift)… in HAL_TSP_SetPVRTimeStampClk()
4717 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
4735 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), in HAL_TSP_PowerCtrl()
4736 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TS2_TSGP)), (CLK_TS2_DISABLE|CLK_TS2_INVERT… in HAL_TSP_PowerCtrl()
4738 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE), in HAL_TSP_PowerCtrl()
4739 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE)), (CKG2_TSP_TS_SAMPLE_DISAB… in HAL_TSP_PowerCtrl()
4742 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), in HAL_TSP_PowerCtrl()
4743 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI)), (CKG2_TSP_TSFI_DISABKE|CKG2_TS… in HAL_TSP_PowerCtrl()
4754 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4755 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STAMP)) & ~CLK_SYN_STC0_MASK)); in HAL_TSP_PowerCtrl()
4756 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4757 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STAMP)) & ~CLK_SYN_STC1_MASK)); in HAL_TSP_PowerCtrl()
4758 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
4759 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC2_MASK)); in HAL_TSP_PowerCtrl()
4760 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
4761 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC3_MASK)); in HAL_TSP_PowerCtrl()
4764 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
4765 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC0)), (CLK_STC_DISABLE|CLK_STC_INVERT… in HAL_TSP_PowerCtrl()
4768 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
4769 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~(CLK_STC1_DISABLE|CLK_STC1_INVERT|CLK_ST… in HAL_TSP_PowerCtrl()
4772 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4773 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STAMP)), (CLK_STAM_DISABLE|CLK_STAM_INV… in HAL_TSP_PowerCtrl()
4780 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0), in HAL_TSP_PowerCtrl()
4781 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0)) & ~(CLK_STC_TSIF0_DISABLE|CLK_STC_… in HAL_TSP_PowerCtrl()
4782 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0), in HAL_TSP_PowerCtrl()
4783 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0)) & ~(CLK_STC_MM0_DISABLE|CLK_STC_MM… in HAL_TSP_PowerCtrl()
4786 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4787 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
4788 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4789 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_PVR1_DISABLE|CLK_STC_PV… in HAL_TSP_PowerCtrl()
4792 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4793 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_PVR2_DISABLE|CLK_STC_P… in HAL_TSP_PowerCtrl()
4794 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4795 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_FIQ0_DISABLE|CLK_STC_F… in HAL_TSP_PowerCtrl()
4812 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4815 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRe… in HAL_TSP_PowerCtrl()
4826 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4829 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4836 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRe… in HAL_TSP_PowerCtrl()
4841 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_v… in HAL_TSP_PowerCtrl()
4844 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0), in HAL_TSP_PowerCtrl()
4845 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0)), (CLK_STC_TSIF0_DISABLE|C… in HAL_TSP_PowerCtrl()
4848 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4849 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)), (CLK_STC_MM1_DISABLE|CLK_… in HAL_TSP_PowerCtrl()
4852 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4853 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)), (CLK_STC_PVR2_DISABLE|CL… in HAL_TSP_PowerCtrl()
4889 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
4890 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC0)), (CLK_TSP_DISABLE|CLK_TSP_INVERT… in HAL_TSP_PowerCtrl()
4893 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
4899 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
4900 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC0)) & ~(CLK_PAR_DISABLE|CLK_PAR_INVERT|CLK_PAR_… in HAL_TSP_PowerCtrl()
4903 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
4904 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TS0_TS1)), (CLK_TS0_DISABLE|CLK_TS0_INVERT|… in HAL_TSP_PowerCtrl()
4907 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
4908 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TS0_TS1)), (CLK_TS1_DISABLE|CLK_TS1_INVERT|… in HAL_TSP_PowerCtrl()
4911 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), in HAL_TSP_PowerCtrl()
4912 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TS2_TSGP)), (CLK_TS2_DISABLE|CLK_TS2_INVERT… in HAL_TSP_PowerCtrl()
4915 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), in HAL_TSP_PowerCtrl()
4916 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI)), (CKG2_TSP_TSFI_DISABKE|CKG2_TS… in HAL_TSP_PowerCtrl()
4927 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4928 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STAMP)) & ~CLK_SYN_STC0_MASK)); in HAL_TSP_PowerCtrl()
4929 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4930 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STAMP)) & ~CLK_SYN_STC1_MASK)); in HAL_TSP_PowerCtrl()
4931 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
4932 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC2_MASK)); in HAL_TSP_PowerCtrl()
4933 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
4934 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC3_MASK)); in HAL_TSP_PowerCtrl()
4937 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
4938 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC0)), (CLK_STC_DISABLE|CLK_STC_INVERT… in HAL_TSP_PowerCtrl()
4941 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
4942 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~(CLK_STC1_DISABLE|CLK_STC1_INVERT|CLK_ST… in HAL_TSP_PowerCtrl()
4945 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4946 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STAMP)), (CLK_STAM_DISABLE|CLK_STAM_INV… in HAL_TSP_PowerCtrl()
4949 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE), in HAL_TSP_PowerCtrl()
4950 RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE)), in HAL_TSP_PowerCtrl()
4954 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0), in HAL_TSP_PowerCtrl()
4955 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0)) & ~(CLK_STC_TSIF0_DISABLE|CLK_STC_… in HAL_TSP_PowerCtrl()
4956 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0), in HAL_TSP_PowerCtrl()
4957 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0)) & ~(CLK_STC_MM0_DISABLE|CLK_STC_MM… in HAL_TSP_PowerCtrl()
4960 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4961 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
4962 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4963 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_PVR1_DISABLE|CLK_STC_PV… in HAL_TSP_PowerCtrl()
4966 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4967 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_PVR2_DISABLE|CLK_STC_P… in HAL_TSP_PowerCtrl()
4968 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4969 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_FIQ0_DISABLE|CLK_STC_F… in HAL_TSP_PowerCtrl()
4974 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4977 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegB… in HAL_TSP_PowerCtrl()
4980 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegB… in HAL_TSP_PowerCtrl()
4983 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4986 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRe… in HAL_TSP_PowerCtrl()
4989 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TS4_TS5), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4992 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TS4_TS5), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4995 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4998 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
5001 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
5004 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRe… in HAL_TSP_PowerCtrl()
5007 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_v… in HAL_TSP_PowerCtrl()
5010 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0), in HAL_TSP_PowerCtrl()
5011 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0)), (CLK_STC_TSIF0_DISABLE|C… in HAL_TSP_PowerCtrl()
5014 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
5015 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)), (CLK_STC_MM1_DISABLE|CLK_… in HAL_TSP_PowerCtrl()
5018 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
5019 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)), (CLK_STC_PVR2_DISABLE|CL… in HAL_TSP_PowerCtrl()