Lines Matching refs:_TspCtrl
125 static REG_Ctrl* _TspCtrl = NULL; variable
508 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
509 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
512 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
513 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
516 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in _HAL_TSP_tsif_select()
517 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in _HAL_TSP_tsif_select()
806 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32mask); in _HAL_TSP_CMD_Write_HWPCR_Reg()
807 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, u32data); in _HAL_TSP_CMD_Write_HWPCR_Reg()
808 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_HWPCR_REG_SET); in _HAL_TSP_CMD_Write_HWPCR_Reg()
810 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in _HAL_TSP_CMD_Write_HWPCR_Reg()
948 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ORAcess_Optimize()
949 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_OPT_ORACESS_TIMING)); in HAL_TSP_ORAcess_Optimize()
953 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ORAcess_Optimize()
954 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_OPT_ORACESS_TIMING)); in HAL_TSP_ORAcess_Optimize()
964 …_HAL_REG32_W(&_TspCtrl[0].CA_CTRL, (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & ~TSP_CA0_CTRL_MASK) | (u3… in HAL_TSP_CSA_Set_ScrmPath()
967 …_HAL_REG32_W(&_TspCtrl[0].CA_CTRL, (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & ~TSP_CA1_CTRL_MASK) | (u3… in HAL_TSP_CSA_Set_ScrmPath()
970 …_HAL_REG32_W(&_TspCtrl[0].CA_CTRL, (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & ~TSP_CA2_CTRL_MASK_L) | (… in HAL_TSP_CSA_Set_ScrmPath()
971 _HAL_REG32_W(&_TspCtrl[0].REG_ONEWAY, in HAL_TSP_CSA_Set_ScrmPath()
972 …(_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY) & ~TSP_CA2_CTRL_MASK_H) | ((u32ScrmPath & ~TSP_CA2_CTRL_MAS… in HAL_TSP_CSA_Set_ScrmPath()
975 …_HAL_REG32_W(&_TspCtrl[0].REG_ONEWAY, (_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY) & ~TSP_CA3_CTRL_MASK)… in HAL_TSP_CSA_Set_ScrmPath()
988 return (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & TSP_CA0_CTRL_MASK); in HAL_TSP_CSA_Get_ScrmPath()
990 return (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & TSP_CA1_CTRL_MASK); in HAL_TSP_CSA_Get_ScrmPath()
993 u32Value = _HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & TSP_CA2_CTRL_MASK_L; in HAL_TSP_CSA_Get_ScrmPath()
994 …u32Value |= ((_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY) & TSP_CA2_CTRL_MASK_H) >> TSP_CA2_CTRL_SHIFT_H… in HAL_TSP_CSA_Get_ScrmPath()
997 return (_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY) & TSP_CA3_CTRL_MASK); in HAL_TSP_CSA_Get_ScrmPath()
1236 return _HAL_REG32_R(&_TspCtrl[0].SwInt_Stat); in HAL_TSP_SW_INT_STATUS()
1283 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_NMATCH | u32SecFltId); in HAL_TSP_SecFlt_SetNMask()
1285 while (0UL != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetNMask()
1382 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_VER_RESET | u32SecFltId); in HAL_TSP_SecFlt_VerReset()
1383 while (0UL != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_VerReset()
1391 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SecFlt_SetDataAddr()
1392 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetDataAddr()
1395 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SecFlt_SetDataAddr()
1396 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetDataAddr()
1495 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_TsDma_SetDelay()
1496 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_FILEIN_BYTETIMER_ENABLE)); in HAL_TSP_TsDma_SetDelay()
1500 _HAL_REG32_W(&_TspCtrl[0].TsFileIn_Timer, (u32Delay & TSP_FILE_TIMER_MASK)); in HAL_TSP_TsDma_SetDelay()
1501 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_TsDma_SetDelay()
1502 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_FILEIN_BYTETIMER_ENABLE)); in HAL_TSP_TsDma_SetDelay()
1510 _HAL_REG32_W(&_TspCtrl[0].TsDma_Addr, (MS_U32)(phyStreamAddr-_phyFIBufMiuOffset)); in HAL_TSP_CmdQ_TsDma_SetAddr()
1515 _HAL_REG32_W(&_TspCtrl[0].TsDma_Size, u32StreamSize); in HAL_TSP_CmdQ_TsDma_SetSize()
1525 _HAL_REG32_W(&_TspCtrl[0].TsDma_Ctrl_CmdQ, TSP_TSDMA_CTRL_START); in HAL_TSP_CmdQ_TsDma_Start()
1530 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_TsDma_Pause()
1531 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_TsDma_Pause()
1536 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_TsDma_Resume()
1537 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_TsDma_Resume()
1542 return (HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ), TSP_TSDMA_CTRL_START) | in HAL_TSP_CmdQ_TsDma_GetState()
1543 (MS_U32)HAS_FLAG(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_CmdQ_TsDma_GetState()
1548 …return (TSP_CMDQ_SIZE - ((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_CNT_MASK)>>TSP_CMD… in HAL_TSP_CmdQ_EmptyCount()
1561 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, in HAL_TSP_SetCtrlMode()
1562 (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl) & ~(TSP_CTRL_CPU_EN | in HAL_TSP_SetCtrlMode()
1569 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, in HAL_TSP_SetCtrlMode()
1570 (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl) & ~(TSP_CTRL_CPU_EN | in HAL_TSP_SetCtrlMode()
1603 …_HAL_REG32_W(&_TspCtrl[0].TsRec_Head, ((MS_U32)((phyBufStart0-_phyPVRBufMiuOffset[0])>> MIU_BUS)) … in HAL_TSP_PVR_SetBuffer()
1604 …_HAL_REG32_W(&_TspCtrl[0].TsRec_Tail, ((MS_U32)((phyBufEnd-_phyPVRBufMiuOffset[0])>> MIU_BUS)) & T… in HAL_TSP_PVR_SetBuffer()
1627 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_PVR_SetBuffer()
1628 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_PVR1_PINGPONG)); in HAL_TSP_PVR_SetBuffer()
1634 …_HAL_REG32_W(&_TspCtrl[0].Str2mi_head1_pvr2, (MS_U32)(((phyBufStart0-_phyPVRBufMiuOffset[1])>> MIU… in HAL_TSP_PVR_SetBuffer()
1635 …_HAL_REG32_W(&_TspCtrl[0].Str2mi_tail1_pvr2, (MS_U32)(((phyBufEnd-_phyPVRBufMiuOffset[1])>> MIU_BU… in HAL_TSP_PVR_SetBuffer()
1636 …_HAL_REG32_W(&_TspCtrl[0].Str2mi_head2_pvr2, (MS_U32)(((phyBufStart1-_phyPVRBufMiuOffset[1])>> MIU… in HAL_TSP_PVR_SetBuffer()
1638 …_HAL_REG32_W(&_TspCtrl[0].Str2mi_tail2_pvr2, (MS_U32)(((phyBufEnd-_phyPVRBufMiuOffset[1])>> MIU_BU… in HAL_TSP_PVR_SetBuffer()
1641 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_PVR_SetBuffer()
1642 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_REG_PINGPONG_EN)); in HAL_TSP_PVR_SetBuffer()
1664 pRegBurstLen = &_TspCtrl[0].reg15b4; in HAL_TSP_PVR_Enable()
1667 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1669 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1673 pRegBurstLen = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1676 pRegPVREn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1678 pRegTSIFEn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1716 pRegPidBypass = &_TspCtrl[0].reg15b4; in HAL_TSP_PVR_All()
1718 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1729 pRegPidBypass = &_TspCtrl[0].reg15b4; in HAL_TSP_PVR_All()
1731 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1768 _HAL_REG32_W(&_TspCtrl[0].reg15b4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1772 … _HAL_REG32_W(&_TspCtrl[0].reg15b4, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1780 _HAL_REG32_W(&_TspCtrl[0].reg163C, in HAL_TSP_SetPKTSize()
1781 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg163C), (TSP_PKT130_EN | TSP_PKT130_TEI_EN))); in HAL_TSP_SetPKTSize()
1786 _HAL_REG32_W(&_TspCtrl[0].reg163C, in HAL_TSP_SetPKTSize()
1787 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg163C), (TSP_PKT130_EN | TSP_PKT130_TEI_EN))); in HAL_TSP_SetPKTSize()
1789 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPKTSize()
1790 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_SetPKTSize()
1794 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1795 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, (_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein)&~TSP_PKT_… in HAL_TSP_SetPKTSize()
1804 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_PKT1… in HAL_TSP_FileIn_192BlockScheme_En()
1808 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_PKT… in HAL_TSP_FileIn_192BlockScheme_En()
1816 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_SYST… in HAL_TSP_STC64_Mode_En()
1820 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_SYS… in HAL_TSP_STC64_Mode_En()
1830 _HAL_REG32_W(&_TspCtrl[0].CH_BW_CTRL, in HAL_TSP_PVR_GetBufWrite()
1831 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].CH_BW_CTRL), TSP_CH_BW_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1835 u32value = _HAL_REG32_R(&_TspCtrl[0].TsRec_Mid_PVR1_WPTR); in HAL_TSP_PVR_GetBufWrite()
1838 u32value = _HAL_REG32_R(&_TspCtrl[0].Str2mi_mid1_wptr_pvr2); in HAL_TSP_PVR_GetBufWrite()
1843 _HAL_REG32_W(&_TspCtrl[0].CH_BW_CTRL, in HAL_TSP_PVR_GetBufWrite()
1844 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].CH_BW_CTRL), TSP_CH_BW_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1860 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1865 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1883 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PVR1_SRC_MASK)| (u… in HAL_TSP_PVR_Src_Select()
1886 …_HAL_REG32_W(&_TspCtrl[0].STC_DIFF_BUF_H, (_HAL_REG32_R(&_TspCtrl[0].STC_DIFF_BUF_H) & ~TSP_PVR2_S… in HAL_TSP_PVR_Src_Select()
1912 … u32Src = 1UL << ((_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & TSP_PVR1_SRC_MASK) >> TSP_PVR1_SRC_SHIFT); in HAL_TSP_PVR_StartingEngs_Get()
1915 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1918 …u32Src = 1UL << ((_HAL_REG32_R(&_TspCtrl[0].STC_DIFF_BUF_H) & TSP_PVR2_SRC_MASK) >> TSP_PVR2_SRC_S… in HAL_TSP_PVR_StartingEngs_Get()
1921 if(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) in HAL_TSP_PVR_StartingEngs_Get()
1932 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
1936 return ((_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) > 0); in HAL_TSP_PVR_IsEnabled()
2389 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_ExtSync()
2393 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_ExtSync()
2397 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_SelPad_ExtSync()
2441 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_Parl()
2445 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_Parl()
2449 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_SelPad_Parl()
2546 REG32* pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2561 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2565 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2569 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_Parl_BitOrderSwap()
2750 _HAL_REG32_W(&_TspCtrl[0].Cpu_Base, 0UL/*u32FwAddrPhys >> 3*/); // 16 bytes address unit in _HAL_TSP_FW_load()
2762 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl, u32DnldCtrl); in _HAL_TSP_FW_load()
2763 …_HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, (_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2) & ~TSP_DMA_RADDR_MSB_… in _HAL_TSP_FW_load()
2767 …_HAL_REG32_W(&_TspCtrl[0].REG_ONEWAY, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY), TSP_ONEWAY_… in _HAL_TSP_FW_load()
2771 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2772 … RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START| TSP_CTRL_DNLD_DONE)); in _HAL_TSP_FW_load()
2773 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2774 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START)); in _HAL_TSP_FW_load()
2775 while (!HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_DONE));//printf("."); in _HAL_TSP_FW_load()
2776 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2777 … RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START| TSP_CTRL_DNLD_DONE)); in _HAL_TSP_FW_load()
2780 _HAL_REG32_W(&_TspCtrl[0].Qmem_Imask, in _HAL_TSP_FW_load()
2781 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Imask), _TSP_QMEM_I_MASK)); in _HAL_TSP_FW_load()
2784 _HAL_REG32_W(&_TspCtrl[0].Qmem_Ibase, in _HAL_TSP_FW_load()
2785 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Ibase), _TSP_QMEM_I_ADDR_HIT)); in _HAL_TSP_FW_load()
2789 _HAL_REG32_W(&_TspCtrl[0].Qmem_Ibase, _TSP_QMEM_I_ADDR_MISS); in _HAL_TSP_FW_load()
2790 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2791 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_ICACHE_EN)); in _HAL_TSP_FW_load()
2794 _HAL_REG32_W(&_TspCtrl[0].Qmem_Dmask, in _HAL_TSP_FW_load()
2795 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Dmask), _TSP_QMEM_D_MASK)); in _HAL_TSP_FW_load()
2796 _HAL_REG32_W(&_TspCtrl[0].Qmem_Dbase, in _HAL_TSP_FW_load()
2797 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Dbase), _TSP_QMEM_D_ADDR_HIT)); in _HAL_TSP_FW_load()
2815 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_filein_enable()
2816 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_filein_enable()
2825 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_filein_enable()
2826 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_filein_enable()
2835 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Disable()
2836 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Disable()
2837 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Disable()
2838 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Disable()
2839 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Disable()
2840 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Disable()
2842 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Disable()
2843 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Disable()
2851 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_VID_EN) == 0) in HAL_TSP_PS_Path_Enable()
2853 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2854 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_AUD_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2855 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2856 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2857 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2858 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2860 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2861 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_VID_EN)); in HAL_TSP_PS_Path_Enable()
2863 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (TS… in HAL_TSP_PS_Path_Enable()
2871 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD_EN) == 0) in HAL_TSP_PS_Path_Enable()
2873 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2874 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2875 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2876 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2877 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2878 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2880 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2881 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD_EN)); in HAL_TSP_PS_Path_Enable()
2883 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (TS… in HAL_TSP_PS_Path_Enable()
2891 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD2_EN) == 0) in HAL_TSP_PS_Path_Enable()
2893 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2894 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN))); in HAL_TSP_PS_Path_Enable()
2895 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2896 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2897 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2898 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2900 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2901 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD2_EN)); in HAL_TSP_PS_Path_Enable()
2903 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (T… in HAL_TSP_PS_Path_Enable()
2911 if((_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2) & TSP_PS_VID3D_EN) == 0) in HAL_TSP_PS_Path_Enable()
2913 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2914 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2915 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2916 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2919 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2920 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2922 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (… in HAL_TSP_PS_Path_Enable()
2930 if((_HAL_REG32_R(&_TspCtrl[0].HW2_Config3) & TSP_HW_CFG3_PS_AUDC_EN) == 0) in HAL_TSP_PS_Path_Enable()
2932 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2933 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2934 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2935 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2936 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2937 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDD_EN)); in HAL_TSP_PS_Path_Enable()
2939 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2940 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN)); in HAL_TSP_PS_Path_Enable()
2942 …_HAL_REG32_W(&_TspCtrl[0].reg163C, (_HAL_REG32_R(&_TspCtrl[0].reg163C) & ~TSP_AUDC_SRC_MASK)| (TSP… in HAL_TSP_PS_Path_Enable()
2951 if((_HAL_REG32_R(&_TspCtrl[0].HW2_Config3) & TSP_HW_CFG3_PS_AUDD_EN) == 0) in HAL_TSP_PS_Path_Enable()
2953 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2954 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2955 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2956 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2957 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2958 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN)); in HAL_TSP_PS_Path_Enable()
2961 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2962 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDD_EN)); in HAL_TSP_PS_Path_Enable()
2964 …_HAL_REG32_W(&_TspCtrl[0].reg163C, (_HAL_REG32_R(&_TspCtrl[0].reg163C) & ~TSP_AUDD_SRC_MASK)| (TSP… in HAL_TSP_PS_Path_Enable()
2972 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2973 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2974 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2975 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2976 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2977 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2978 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Enable()
2979 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Enable()
2986 return (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl)); in HAL_TSP_GetCtrlMode()
2998 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
3002 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
3006 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
3010 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
3014 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_Flush_AV_FIFO()
3018 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_Flush_AV_FIFO()
3040 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_VFIFO_STATUS) >> TSP_VFIFO_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
3042 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_AFIFO_STATUS) >> TSP_AFIFO_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
3044 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_AFIFOB_STATUS) >> TSP_AFIFOB_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
3046 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_VFIFO3D_STATUS) >> TSP_VFIFO3D_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
3048 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info3) & TSP_AFIFOC_STATUS) >> TSP_AFIFOC_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
3050 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info3) & TSP_AFIFOD_STATUS) >> TSP_AFIFOD_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
3063 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (u3… in HAL_TSP_AVFIFO_Src_Select()
3066 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (u… in HAL_TSP_AVFIFO_Src_Select()
3069 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (u3… in HAL_TSP_AVFIFO_Src_Select()
3072 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (… in HAL_TSP_AVFIFO_Src_Select()
3075 …_HAL_REG32_W(&_TspCtrl[0].reg163C, (_HAL_REG32_R(&_TspCtrl[0].reg163C) & ~TSP_AUDC_SRC_MASK)| (u32… in HAL_TSP_AVFIFO_Src_Select()
3078 …_HAL_REG32_W(&_TspCtrl[0].reg163C, (_HAL_REG32_R(&_TspCtrl[0].reg163C) & ~TSP_AUDD_SRC_MASK)| (u32… in HAL_TSP_AVFIFO_Src_Select()
3100 …_HAL_REG32_W(&_TspCtrl[0].reg163C, (_HAL_REG32_R(&_TspCtrl[0].reg163C) & ~TSP_AUDC_SRC_MASK)| (u32… in HAL_TSP_AVFIFO_Src_Select()
3103 …_HAL_REG32_W(&_TspCtrl[0].reg163C, (_HAL_REG32_R(&_TspCtrl[0].reg163C) & ~TSP_AUDD_SRC_MASK)| (u32… in HAL_TSP_AVFIFO_Src_Select()
3119 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD_B… in HAL_TSP_AVFIFO_Block_Disable()
3122 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUDB_… in HAL_TSP_AVFIFO_Block_Disable()
3125 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V_BLO… in HAL_TSP_AVFIFO_Block_Disable()
3128 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V3D_B… in HAL_TSP_AVFIFO_Block_Disable()
3131 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUDC_… in HAL_TSP_AVFIFO_Block_Disable()
3134 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUDD_… in HAL_TSP_AVFIFO_Block_Disable()
3143 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD… in HAL_TSP_AVFIFO_Block_Disable()
3146 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD… in HAL_TSP_AVFIFO_Block_Disable()
3149 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V_B… in HAL_TSP_AVFIFO_Block_Disable()
3152 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V3D… in HAL_TSP_AVFIFO_Block_Disable()
3155 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD… in HAL_TSP_AVFIFO_Block_Disable()
3158 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD… in HAL_TSP_AVFIFO_Block_Disable()
3173 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
3174 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF_Enable()
3177 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
3178 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF_Enable()
3181 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_TSIF_Enable()
3182 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in HAL_TSP_TSIF_Enable()
3196 …_HAL_REG32_W(&_TspCtrl[0].reg15b4, (_HAL_REG32_R(&_TspCtrl[0].reg15b4) & ~TSP_MATCH_PID_SRC_MASK)|… in HAL_TSP_SelMatchPidSrc()
3205 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) & ~(TSP_HW_CFG2_PIDFL… in HAL_TSP_PidFlt_Src_Select()
3208 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) & ~(TSP_HW_CFG2_PIDFL… in HAL_TSP_PidFlt_Src_Select()
3211 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) | (TSP_HW_CFG2_PIDFLT… in HAL_TSP_PidFlt_Src_Select()
3214 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) | (TSP_HW_CFG2_PIDFLT… in HAL_TSP_PidFlt_Src_Select()
3234 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_TSP_Ind_Enable()
3235 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_TSP_Ind_Enable()
3240 return (MS_U32)(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat) & TSP_HWINT_STATUS_MASK); in HAL_TSP_HW_INT_STATUS()
3245 return (MS_U32)(_HAL_REG16_R(&_TspCtrl[0].SwInt_Stat1_L) & TSP_HWINT2_STATUS_MASK); in HAL_TSP_HW_INT2_STATUS()
3252 _TspCtrl = (REG_Ctrl*)(_virtRegBase + REG_CTRL_BASE); in HAL_TSP_SetBank()
3264 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, 0); in HAL_TSP_Reset()
3287 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_HwPatch()
3288 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE… in HAL_TSP_HwPatch()
3294 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_HwPatch()
3295 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_STANDBY)); in HAL_TSP_HwPatch()
3298 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_HwPatch()
3299 _HAL_REG32_R(&_TspCtrl[0].reg15b4)|(TSP_PVR_PID_BYPASS|TSP_PVR_PID_BYPASS2)); in HAL_TSP_HwPatch()
3303 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
3304 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), in HAL_TSP_HwPatch()
3308 _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C)|(TSP_RM_DMA_GLITCH)); in HAL_TSP_HwPatch()
3311 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_HwPatch()
3312 …_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_SEC_DMA_BURST_EN | TSP_REMOVE_DUP_AV_PKT | TSP_H… in HAL_TSP_HwPatch()
3316 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, _HAL_REG32_R(&_TspCtrl[0].PVR2_Config)|TSP_PVR2_PVR_ALIGN_E… in HAL_TSP_HwPatch()
3319 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_HwPatch()
3320 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_HwPatch()
3322 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | (TSP_SYS… in HAL_TSP_HwPatch()
3358 …_HAL_REG32_W(&_TspCtrl[0].DMAW_ERR_WADDR_SRC_SEL, _HAL_REG32_R(&_TspCtrl[0].DMAW_ERR_WADDR_SRC_SEL… in HAL_TSP_HwPatch()
3368 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
3369 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
3370 …_HAL_REG32_W(&_TspCtrl[0].VQ2_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ2_Config) & ~TSP_VQ2_FORCEFIRE_… in HAL_TSP_HwPatch()
3371 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_FORCEFIRE_… in HAL_TSP_HwPatch()
3385 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_HwPatch()
3386 …(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0) & ~TSP_HW_CFG0_PACKET_PIDFLT0_SIZE_MASK) | (0xBC << TSP_HW_… in HAL_TSP_HwPatch()
3387 _HAL_REG32_W(&_TspCtrl[0].Hw_Config2, in HAL_TSP_HwPatch()
3388 …(_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) & ~TSP_HW_CFG2_PACKET_SIZE1_MASK) | (0xBC << TSP_HW_CFG2_PA… in HAL_TSP_HwPatch()
3389 _HAL_REG32_W(&_TspCtrl[0].SyncByte2_ChkSize, in HAL_TSP_HwPatch()
3390 …(_HAL_REG32_R(&_TspCtrl[0].SyncByte2_ChkSize) & ~TSP_PKT_SIZE2_MASK) | (0xBC << TSP_PKT_SIZE2_SHIF… in HAL_TSP_HwPatch()
3391 _HAL_REG32_W(&_TspCtrl[0].DMAW_ERR_WADDR_SRC_SEL, in HAL_TSP_HwPatch()
3392 …(_HAL_REG32_R(&_TspCtrl[0].DMAW_ERR_WADDR_SRC_SEL) & ~TSP_PKTSIZE_FI_MASK) | (0xBC << TSP_PKTSIZE_… in HAL_TSP_HwPatch()
3396 …_HAL_REG32_W(&_TspCtrl[0].REG_ONEWAY, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY), TSP_ONEWAY_… in HAL_TSP_HwPatch()
3417 _HAL_REG32_W(&_TspCtrl[0].ORZ_DMAW_LBND, lbnd); in HAL_TSP_OrzWriteProtect_Enable()
3418 _HAL_REG32_W(&_TspCtrl[0].ORZ_DMAW_UBND, ubnd); in HAL_TSP_OrzWriteProtect_Enable()
3419 … _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) | TSP_ORZ_DMAW_PROT_EN); in HAL_TSP_OrzWriteProtect_Enable()
3423 … _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) & ~TSP_ORZ_DMAW_PROT_EN); in HAL_TSP_OrzWriteProtect_Enable()
3431 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_REMO… in HAL_TSP_RemoveDupAVPkt()
3435 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_REM… in HAL_TSP_RemoveDupAVPkt()
3445 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_RemoveDupAVFifoPkt()
3446 _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | u32Flag[u32StreamId]); in HAL_TSP_RemoveDupAVFifoPkt()
3450 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_RemoveDupAVFifoPkt()
3451 _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~u32Flag[u32StreamId]); in HAL_TSP_RemoveDupAVFifoPkt()
3463 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3467 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3471 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3475 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_TEI_RemoveErrorPkt()
3522 u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config0); in HAL_TSP_GetTSIF_Status()
3529 u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config2); in HAL_TSP_GetTSIF_Status()
3536 u32data = _HAL_REG32_R(&_TspCtrl[0].PVR2_Config); in HAL_TSP_GetTSIF_Status()
3549 MS_U32 u32data = _HAL_REG32_R(&_TspCtrl[0].Idr_Read1); in HAL_TSP_Check_FIFO_Overflow()
3582 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_SelSrc()
3583 … (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PCR0_SRC_MASK) | (u32Src << TSP_PCR0_SRC_SHIFT)); in HAL_TSP_HWPcr_SelSrc()
3587 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_SelSrc()
3588 … (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PCR1_SRC_MASK) | (u32Src << TSP_PCR1_SRC_SHIFT)); in HAL_TSP_HWPcr_SelSrc()
3612 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Reset()
3613 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value)); in HAL_TSP_HWPcr_Reset()
3617 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Reset()
3618 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value)); in HAL_TSP_HWPcr_Reset()
3639 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Read()
3640 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask)); in HAL_TSP_HWPcr_Read()
3644 *pu32Pcr = _HAL_REG32_R(&_TspCtrl[0].HWPCR0_L); in HAL_TSP_HWPcr_Read()
3645 *pu32Pcr_32 = _HAL_REG32_R(&_TspCtrl[0].HWPCR0_H) & 0x00000001UL; in HAL_TSP_HWPcr_Read()
3649 *pu32Pcr = _HAL_REG32_R(&_TspCtrl[0].HWPCR1_L); in HAL_TSP_HWPcr_Read()
3650 *pu32Pcr_32 = _HAL_REG32_R(&_TspCtrl[0].HWPCR1_H) & 0x00000001UL; in HAL_TSP_HWPcr_Read()
3655 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Read()
3656 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask)); in HAL_TSP_HWPcr_Read()
3777 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3778 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_64bit_PCR2_ld)); in HAL_TSP_STC_Update_Disable()
3782 _HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, in HAL_TSP_STC_Update_Disable()
3783 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT), TSP_PCR64_3_LD)); in HAL_TSP_STC_Update_Disable()
3787 _HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, in HAL_TSP_STC_Update_Disable()
3788 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT), TSP_PCR64_4_LD)); in HAL_TSP_STC_Update_Disable()
3792 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3793 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_cnt_33b_ld)); in HAL_TSP_STC_Update_Disable()
3800 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3801 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_64bit_PCR2_ld)); in HAL_TSP_STC_Update_Disable()
3805 _HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, in HAL_TSP_STC_Update_Disable()
3806 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT), TSP_PCR64_3_LD)); in HAL_TSP_STC_Update_Disable()
3810 _HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, in HAL_TSP_STC_Update_Disable()
3811 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT), TSP_PCR64_4_LD)); in HAL_TSP_STC_Update_Disable()
3815 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3816 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_cnt_33b_ld)); in HAL_TSP_STC_Update_Disable()
3825 return (_HAL_REG32_R(&_TspCtrl[0].PCR64_2_L)); in HAL_TSP_GetSTC()
3836 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64)) in HAL_TSP_GetSTC()
3840 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].TsRec_Tail2_Pcr1) & TSP_PCR64_L16_MASK) >> TSP_PCR64_L16_SHFT; in HAL_TSP_GetSTC()
3841 u32temp |= ((_HAL_REG32_R(&_TspCtrl[0].Pcr1) & 0xFFFFUL) << 16UL); in HAL_TSP_GetSTC()
3856 return (_HAL_REG32_R(&_TspCtrl[0].PCR64_2_H)); in HAL_TSP_GetSTC_32()
3867 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64)) in HAL_TSP_GetSTC_32()
3871 u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr1) >> 16UL)& 0xFFFFUL; in HAL_TSP_GetSTC_32()
3872 u32temp |= (((_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & TSP_PCR64_H16_MASK) & 0xFFFFUL) << 16UL); in HAL_TSP_GetSTC_32()
3885 _HAL_REG32_W(&_TspCtrl[0].PCR64_2_L, u32STC); in HAL_TSP_SetSTC()
3886 _HAL_REG32_W(&_TspCtrl[0].PCR64_2_H, u32STC_32); in HAL_TSP_SetSTC()
3893 …_HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, _HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT) | TSP_PCR64_3_SET); in HAL_TSP_SetSTC()
3894 …_HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, _HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT) & ~TSP_PCR64_3_SET… in HAL_TSP_SetSTC()
3901 …_HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, _HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT) | TSP_PCR64_4_SET); in HAL_TSP_SetSTC()
3902 …_HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, _HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT) & ~TSP_PCR64_4_SET… in HAL_TSP_SetSTC()
3906 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64)) in HAL_TSP_SetSTC()
3911 (_HAL_REG32_R(&_TspCtrl[0].TsRec_Tail2_Pcr1) & ~TSP_PCR64_L16_MASK); in HAL_TSP_SetSTC()
3912 _HAL_REG32_W(&_TspCtrl[0].TsRec_Tail2_Pcr1, u32temp); in HAL_TSP_SetSTC()
3915 _HAL_REG32_W(&_TspCtrl[0].Pcr1, u32temp); in HAL_TSP_SetSTC()
3917 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & ~TSP_PCR64_H16_MASK) | ((u32STC_32 >> 16UL) & TSP_… in HAL_TSP_SetSTC()
3918 _HAL_REG32_W(&_TspCtrl[0].Pcr64_H, u32temp); in HAL_TSP_SetSTC()
3931 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SelectSTCEng()
3933 while(_HAL_REG32_R(&_TspCtrl[0].MCU_Cmd) != 0UL); in HAL_TSP_SelectSTCEng()
3943 _HAL_REG32_W(&_TspCtrl[0].PCR64_2_H, u32STC_32);
3947 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64))
3951 … u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr1) & ~ 0xFFFF0000UL) | ((u32STC_32 & 0xFFFFUL) << 16UL);
3952 _HAL_REG32_W(&_TspCtrl[0].Pcr1, u32temp);
3953 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & ~TSP_PCR64_H16_MASK) | ((u32STC_32 >> 16UL) & TSP_…
3954 _HAL_REG32_W(&_TspCtrl[0].Pcr64_H, u32temp);
3965 _HAL_REG32_W(&_TspCtrl[0].Pcr.ML, u32STC); in HAL_TSP_CmdQ_SetSTC()
3970 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01UL); in HAL_TSP_CmdQ_SetSTC_32()
3975 return (_HAL_REG32_R(&_TspCtrl[0].Pcr.ML)); in HAL_TSP_CmdQ_GetSTC()
3980 return (_HAL_REG32L_R(&_TspCtrl[0].Pcr.H32) & 0x01UL); in HAL_TSP_CmdQ_GetSTC_32()
3998 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Enable); in HAL_TSP_STC_UpdateCtrl()
4003 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32Cmd); in HAL_TSP_STC_UpdateCtrl()
4008 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32Cmd); in HAL_TSP_STC_UpdateCtrl()
4013 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_STC_UpdateCtrl()
4015 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_STC_UpdateCtrl()
4021 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_STC_UpdateCtrl()
4029 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Offset); in HAL_TSP_SetSTCOffset()
4030 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_SET_STC_OFFSET | u32EngId /*| u32opt*/); in HAL_TSP_SetSTCOffset()
4032 while(_HAL_REG32_R(&_TspCtrl[0].MCU_Cmd) != 0); in HAL_TSP_SetSTCOffset()
4041 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_GetPcr()
4042 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_GetPcr()
4043 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_PCR_GET | (u32EngId << TSP_MCU_CMD_NMATCH_FLT_SHFT)… in HAL_TSP_GetPcr()
4046 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_GetPcr()
4048 *pu32Pcr = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_GetPcr()
4049 *pu32Pcr_32 = _HAL_REG32_R(&_TspCtrl[0].MCU_Data1); in HAL_TSP_GetPcr()
4050 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_GetPcr()
4051 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_GetPcr()
4057 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_GetPcr()
4063 if (_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_EMPTY) in HAL_TSP_CmdQ_IsEmpty()
4072 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_Disable()
4073 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xFF00, (MS_U16)(u32Mask>>8UL))); in HAL_TSP_Int_Disable()
4083 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_Enable()
4084 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xFF00UL, (MS_U16)(u32Mask>>8UL))); in HAL_TSP_Int_Enable()
4098 _HAL_REG32_W(&_TspCtrl[0].SwInt_Stat, 0); in HAL_TSP_Int_ClearSw()
4111 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_ClearHw()
4112 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xff00, (MS_U16)u32Mask)); in HAL_TSP_Int_ClearHw()
4122 return (((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_CNT_MASK)>>TSP_CMDQ_CNT_SHFT)); in HAL_TSP_CmdQ_CmdCount()
4127 _HAL_REG32_W(&_TspCtrl[0].TsDma_Ctrl_CmdQ, 0); in HAL_TSP_CmdQ_TsDma_Reset()
4138 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_CmdQ_Reset()
4139 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_CMDQ_RESET)); in HAL_TSP_CmdQ_Reset()
4140 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_CmdQ_Reset()
4141 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_CMDQ_RESET)); in HAL_TSP_CmdQ_Reset()
4155 if(_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_TSDMA_CTRL_DONE) in HAL_TSP_CmdQ_Reset()
4171 …_HAL_REG32_W(&_TspCtrl[0].reg160C, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RES… in HAL_TSP_CmdQ_Reset()
4172 …_HAL_REG32_W(&_TspCtrl[0].reg160C, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_R… in HAL_TSP_CmdQ_Reset()
4184 …return (MS_U8)((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_WR_LEVEL_MASK) >> TSP_CMDQ_W… in HAL_TSP_Get_CmdQFifoLevel()
4191 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_WbDmaEnable()
4192 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_TSP_WbDmaEnable()
4196 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_WbDmaEnable()
4197 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_TSP_WbDmaEnable()
4208 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
4209 …(_HAL_REG32_R(&_TspCtrl[0].reg15b4) & ~TSP_MATCH_PID_SRC_MASK) | (u32TSSrc << TSP_MATCH_PID_SRC_SH… in HAL_TSP_Scmb_Status()
4219 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
4220 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_MATCH_PID_LD)); in HAL_TSP_Scmb_Status()
4222 u32ScmbSts = HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TsPidScmbStatTsin), u32PIDFltMask); in HAL_TSP_Scmb_Status()
4224 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
4225 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_MATCH_PID_LD)); in HAL_TSP_Scmb_Status()
4286 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Alive()
4287 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_ALIVE); in HAL_TSP_Alive()
4290 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_Alive()
4292 u32Data = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_Alive()
4293 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Alive()
4299 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_Alive()
4324 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_FileIn_Set()
4325 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_FileIn_Set()
4329 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_FileIn_Set()
4330 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_FileIn_Set()
4337 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ResetTimeStamp()
4338 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RESET)); in HAL_TSP_ResetTimeStamp()
4339 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ResetTimeStamp()
4340 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RESET)); in HAL_TSP_ResetTimeStamp()
4351 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPVRTimeStamp()
4352 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
4353 u32lpcr = _HAL_REG32_R(&_TspCtrl[0].PVR1_LPcr1); in HAL_TSP_GetPVRTimeStamp()
4354 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPVRTimeStamp()
4355 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
4358 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_GetPVRTimeStamp()
4359 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
4360 u32lpcr = _HAL_REG32_R(&_TspCtrl[0].PVR2_LPCR1); in HAL_TSP_GetPVRTimeStamp()
4361 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_GetPVRTimeStamp()
4362 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
4375 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPVRTimeStamp()
4376 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
4377 _HAL_REG32_W(&_TspCtrl[0].PVR1_LPcr1,u32Stamp); in HAL_TSP_SetPVRTimeStamp()
4378 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPVRTimeStamp()
4379 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
4382 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_SetPVRTimeStamp()
4383 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
4384 _HAL_REG32_W(&_TspCtrl[0].PVR2_LPCR1,u32Stamp); in HAL_TSP_SetPVRTimeStamp()
4385 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_SetPVRTimeStamp()
4386 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
4534 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
4535 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
4539 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
4540 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
4552 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPlayBackTimeStamp()
4553 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_RLD)); in HAL_TSP_GetPlayBackTimeStamp()
4555 u32value = _HAL_REG32_R(&_TspCtrl[0].LPcr2); in HAL_TSP_GetPlayBackTimeStamp()
4557 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPlayBackTimeStamp()
4558 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_RLD)); in HAL_TSP_GetPlayBackTimeStamp()
4565 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPlayBackTimeStamp()
4566 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_WLD)); in HAL_TSP_SetPlayBackTimeStamp()
4567 _HAL_REG32_W(&_TspCtrl[0].LPcr2,u32Stamp); in HAL_TSP_SetPlayBackTimeStamp()
4568 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPlayBackTimeStamp()
4569 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_WLD)); in HAL_TSP_SetPlayBackTimeStamp()
4576 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPlayBackTimeStampClk()
4577 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
4581 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPlayBackTimeStampClk()
4582 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
4588 return _HAL_REG32_R(&_TspCtrl[0].TimeStamp_FileIn); in HAL_TSP_GetFileInTimeStamp()
4593 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_GetFilinReadAddr()
4594 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_FILEIN_RADDR_READ)); in HAL_TSP_GetFilinReadAddr()
4596 …*pphyReadAddr = ((MS_PHY)_HAL_REG32_R(&_TspCtrl[0].TsFileIn_RPtr) << MIU_BUS) + _phyFIBufMiuOffset; in HAL_TSP_GetFilinReadAddr()
4598 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_GetFilinReadAddr()
4599 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_FILEIN_RADDR_READ)); in HAL_TSP_GetFilinReadAddr()
4606 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_SetDMABurstLen()
4607 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SEC_DMA_BURST_EN)); in HAL_TSP_SetDMABurstLen()
4619 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_SetDMABurstLen()
4620 … _HAL_REG32_R(&_TspCtrl[0].Hw_Config4) | ((u32Len<<TSP_HW_DMA_MODE_SHIFT)&TSP_HW_DMA_MODE_MASK)); in HAL_TSP_SetDMABurstLen()
4632 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_PVR_PacketMode()
4636 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_PacketMode()
4658 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR1_… in HAL_TSP_PVR_Fifo_Block_Disable()
4661 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_… in HAL_TSP_PVR_Fifo_Block_Disable()
4672 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR… in HAL_TSP_PVR_Fifo_Block_Disable()
4675 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR… in HAL_TSP_PVR_Fifo_Block_Disable()
4690 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_ResetAll()
4691 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_ResetAll()
4692 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_ResetAll()
4693 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_ResetAll()
4694 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_ResetAll()
4695 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_ResetAll()
4697 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_ResetAll()
4698 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_ResetAll()
4699 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_ResetAll()
4700 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_ResetAll()
4701 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_ResetAll()
4702 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_ResetAll()
5149 _HAL_REG32_W(&_TspCtrl[0].PKT_CNT, (TSP_DBG_SEL_MASK&(u32dbgsel<<TSP_DBG_SEL_SHIFT))); in HAL_TSP_GetDBGPortInfo()
5150 return (_HAL_REG32_R(&_TspCtrl[0].TSP_Debug)&TSP_DEBUG_MASK); in HAL_TSP_GetDBGPortInfo()
5155 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
5156 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_VALID_FALLING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
5157 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
5158 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_SYNC_RISING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
5163 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_Reset_WB()
5164 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_Reset_WB()
5165 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_Reset_WB()
5166 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_Reset_WB()
5167 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_Reset_WB()
5168 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_Reset_WB()
5169 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_Reset_WB()
5170 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_Reset_WB()
5183 pReg = &(_TspCtrl[0].VQ0_BASE); in HAL_TSP_SetVQBuffer()
5186 pReg = &(_TspCtrl[0].VQ1_Base); in HAL_TSP_SetVQBuffer()
5189 pReg = &(_TspCtrl[0].VQ2_Base); in HAL_TSP_SetVQBuffer()
5192 pReg = &(_TspCtrl[0].VQ3_BASE); in HAL_TSP_SetVQBuffer()
5201 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
5204 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
5207 pReg = &(_TspCtrl[0].VQ2_Config); in HAL_TSP_SetVQBuffer()
5210 pReg = &(_TspCtrl[0].VQ3_Config); in HAL_TSP_SetVQBuffer()
5224 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
5225 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
5227 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
5228 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
5230 …_HAL_REG32_W(&_TspCtrl[0].VQ2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ2_Config), TSP_VQ2_RES… in HAL_TSP_VQueue_Enable()
5231 …_HAL_REG32_W(&_TspCtrl[0].VQ2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ2_Config), TSP_VQ2_R… in HAL_TSP_VQueue_Enable()
5233 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_RES… in HAL_TSP_VQueue_Enable()
5234 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_R… in HAL_TSP_VQueue_Enable()
5238 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_VQueue_Enable()
5239 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (TSP_VQ_EN/*|TSP_VQ2PINGPONG_EN*/))); in HAL_TSP_VQueue_Enable()
5243 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_VQueue_Enable()
5244 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_VQ_EN)); in HAL_TSP_VQueue_Enable()
5250 REG32 *pReg = &_TspCtrl[0].VQ0_BASE; in HAL_TSP_VQueue_Reset()
5257 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
5261 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
5265 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_Reset()
5269 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Reset()
5280 REG32 *pReg = &_TspCtrl[0].VQ0_BASE; in HAL_TSP_VQueue_OverflowInt_En()
5287 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
5291 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
5295 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_OverflowInt_En()
5299 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_OverflowInt_En()
5326 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
5330 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
5334 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
5338 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
5373 _HAL_REG32_W(&_TspCtrl[0].VQ_PIDFLT_CTRL, in HAL_TSP_Set_Req_VQ_RX_Threshold()
5374 (_HAL_REG32_R(&_TspCtrl[0].VQ_PIDFLT_CTRL) & ~TSP_REQ_VQ_RX_THRESHOLD_MASKE) | u32Value); in HAL_TSP_Set_Req_VQ_RX_Threshold()
5379 return (_HAL_REG32_R(&_TspCtrl[0].VQ_STATUS) & TSP_VQ_STATUS_MASK); in HAL_TSP_Get_VQStatus()
5400 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_VQBlock_Disable()
5401 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), u32Value)); in HAL_TSP_VQBlock_Disable()
5405 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_VQBlock_Disable()
5406 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), u32Value)); in HAL_TSP_VQBlock_Disable()
5428 …_HAL_REG32_W(&_TspCtrl[0].DMAW_LBND0, ((MS_U32)(pphyStartAddr[0]-_HAL_TSP_MIU_OFFSET(pphyStartAddr… in HAL_TSP_WriteProtect_Enable()
5429 …_HAL_REG32_W(&_TspCtrl[0].DMAW_UBND0, ((MS_U32)(pphyEndAddr[0]-_HAL_TSP_MIU_OFFSET(pphyEndAddr[0])… in HAL_TSP_WriteProtect_Enable()
5430 …_HAL_REG32_W(&_TspCtrl[0].DMAW_LBND1, ((MS_U32)(pphyStartAddr[1]-_HAL_TSP_MIU_OFFSET(pphyStartAddr… in HAL_TSP_WriteProtect_Enable()
5431 …_HAL_REG32_W(&_TspCtrl[0].DMAW_UBND1, ((MS_U32)(pphyEndAddr[1]-_HAL_TSP_MIU_OFFSET(pphyEndAddr[1])… in HAL_TSP_WriteProtect_Enable()
5432 …_HAL_REG32_W(&_TspCtrl[0].DMAW_LBND2, ((MS_U32)(pphyStartAddr[2]-_HAL_TSP_MIU_OFFSET(pphyStartAddr… in HAL_TSP_WriteProtect_Enable()
5433 …_HAL_REG32_W(&_TspCtrl[0].DMAW_UBND2, ((MS_U32)(pphyEndAddr[2]-_HAL_TSP_MIU_OFFSET(pphyEndAddr[2])… in HAL_TSP_WriteProtect_Enable()
5434 …_HAL_REG32_W(&_TspCtrl[0].DMAW_LBND4, ((MS_U32)(pphyStartAddr[4]-_HAL_TSP_MIU_OFFSET(pphyStartAddr… in HAL_TSP_WriteProtect_Enable()
5435 …_HAL_REG32_W(&_TspCtrl[0].DMAW_UBND4, ((MS_U32)(pphyEndAddr[4]-_HAL_TSP_MIU_OFFSET(pphyEndAddr[4])… in HAL_TSP_WriteProtect_Enable()
5436 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_WriteProtect_Enable()
5437 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), (TSP_SEC_DMAW_PROTECT_EN | TSP_PVR1_DAMW_PROTECT_EN … in HAL_TSP_WriteProtect_Enable()
5441 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_WriteProtect_Enable()
5442 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), (TSP_SEC_DMAW_PROTECT_EN | TSP_PVR1_DAMW_PROTECT_E… in HAL_TSP_WriteProtect_Enable()
5454 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Get_FW_VER()
5455 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_VERSION_GET); in HAL_TSP_Get_FW_VER()
5458 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_Get_FW_VER()
5460 u32Data = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_Get_FW_VER()
5461 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Get_FW_VER()
5467 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_Get_FW_VER()
5499 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, (MS_U32)phyhwaddr); in HAL_TSP_SetFwDbgMem()
5500 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, u32Size); in HAL_TSP_SetFwDbgMem()
5501 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DBG_MEM); in HAL_TSP_SetFwDbgMem()
5504 if(0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_SetFwDbgMem()
5506 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgMem()
5507 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_SetFwDbgMem()
5513 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_SetFwDbgMem()
5514 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgMem()
5515 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_SetFwDbgMem()
5524 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Word); in HAL_TSP_SetFwDbgWord()
5525 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DBG_WORD); in HAL_TSP_SetFwDbgWord()
5528 if(0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_SetFwDbgWord()
5530 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgWord()
5536 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgWord()
5537 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_SetFwDbgWord()
5555 pReg = &_TspCtrl[0].MOBF_PVR1_Index; in HAL_TSP_MOBF_Select()
5560 pReg = &_TspCtrl[0].MOBF_PVR2_Index; in HAL_TSP_MOBF_Select()
5598 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_Alignment_Enable()
5602 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Alignment_Enable()
5629 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_ForceSync_Enable()
5631 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PVR_ForceSync_Enable()
5632 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_REC_AT_SYNC_DIS)); in HAL_TSP_PVR_ForceSync_Enable()
5651 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_DupPktCnt_Clear()
5652 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_DUP_PKT_CNT_CLR)); in HAL_TSP_DupPktCnt_Clear()
5654 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_DupPktCnt_Clear()
5655 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_DUP_PKT_CNT_CLR)); in HAL_TSP_DupPktCnt_Clear()
5669 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
5670 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
5674 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
5675 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
5683 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
5684 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
5688 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
5689 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
5710 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_AU_BD_Mode_Enable()
5711 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), (TSP_BD_AUD_EN | TSP_BD_AUD_EN2))); in HAL_TSP_AU_BD_Mode_Enable()
5714 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_AU_BD_Mode_Enable()
5715 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), (TSP_BD_AUD_EN | TSP_BD_AUD_EN2))); in HAL_TSP_AU_BD_Mode_Enable()
5728 _HAL_REG32_W(&_TspCtrl[0].REG_ONEWAY, in HAL_TSP_CMD_Run()
5729 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY), u32Config0)); in HAL_TSP_CMD_Run()
5750 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, (TSP_MCU_CMD_SCMSTS_GET | ((MS_U32)u8FltId & 0xFFUL))); in HAL_TSP_Get_PesScmb_Sts()
5751 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_PesScmb_Sts()
5752 return (MS_U8)(_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_PesScmb_Sts()
5757 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, (TSP_MCU_CMD_SCMSTS_GET | ((MS_U32)u8FltId & 0xFFUL))); in HAL_TSP_Get_TsScmb_Sts()
5758 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_TsScmb_Sts()
5759 return (MS_U8)(_HAL_REG32_R(&_TspCtrl[0].MCU_Data0) >> 8UL); in HAL_TSP_Get_TsScmb_Sts()
6013 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_TEI_COUNT_GET | u32PktSrc); in HAL_TSP_Get_SecTEI_PktCount()
6014 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_SecTEI_PktCount()
6015 return (_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_SecTEI_PktCount()
6020 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_TEI_COUNT_GET | TSP_MCU_CMD_TEI_COUNT_OPTION_RESET … in HAL_TSP_Reset_SecTEI_PktCount()
6021 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Reset_SecTEI_PktCount()
6027 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DISCONT_COUNT_GET | u32FltId); in HAL_TSP_Get_SecDisCont_PktCount()
6028 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_SecDisCont_PktCount()
6029 return (_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_SecDisCont_PktCount()
6034 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DISCONT_COUNT_GET | TSP_MCU_CMD_DISCONT_COUNT_OPTIO… in HAL_TSP_Reset_SecDisCont_PktCount()
6035 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Reset_SecDisCont_PktCount()