2389             pReg = &(_TspCtrl[0].Hw_Config0);  in HAL_TSP_SelPad_ExtSync()
2441             pReg = &(_TspCtrl[0].Hw_Config0);  in HAL_TSP_SelPad_Parl()
2842     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Disable()
2843             RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Disable()
2978             _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
2979                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
3385         _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_HwPatch()
3386 …(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0) & ~TSP_HW_CFG0_PACKET_PIDFLT0_SIZE_MASK) | (0xBC << TSP_HW_…  in HAL_TSP_HwPatch()
3522                 u32data    = _HAL_REG32_R(&_TspCtrl[0].Hw_Config0);  in HAL_TSP_GetTSIF_Status()
4191         _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_WbDmaEnable()
4192                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_TSP_WbDmaEnable()
4196         _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_WbDmaEnable()
4197                 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_TSP_WbDmaEnable()
4692     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_ResetAll()
4693         SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_ResetAll()
4699     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_ResetAll()
4700         RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_ResetAll()
5163     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_Reset_WB()
5164         SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_Reset_WB()
5165     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_Reset_WB()
5166         RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_Reset_WB()