4430 #define CKG_TSP_STC1       0x16B0UL  //0x2C  macro
4758         _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1),  in HAL_TSP_PowerCtrl()
4759             ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC2_MASK));  in HAL_TSP_PowerCtrl()
4760         _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1),  in HAL_TSP_PowerCtrl()
4761             ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC3_MASK));  in HAL_TSP_PowerCtrl()
4768         _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1),  in HAL_TSP_PowerCtrl()
4769 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~(CLK_STC1_DISABLE|CLK_STC1_INVERT|CLK_ST…  in HAL_TSP_PowerCtrl()
4829 …HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegB…  in HAL_TSP_PowerCtrl()
4931         _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1),  in HAL_TSP_PowerCtrl()
4932             ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC2_MASK));  in HAL_TSP_PowerCtrl()
4933         _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1),  in HAL_TSP_PowerCtrl()
4934             ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC3_MASK));  in HAL_TSP_PowerCtrl()
4941         _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1),  in HAL_TSP_PowerCtrl()
4942 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~(CLK_STC1_DISABLE|CLK_STC1_INVERT|CLK_ST…  in HAL_TSP_PowerCtrl()
4998 …HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegB…  in HAL_TSP_PowerCtrl()
5083 #undef CKG_TSP_STC1