Lines Matching refs:u32flag
1628 MS_U32 u32flag = 0; in HAL_TSP_PVR_All() local
1640 u32flag = TSP_REC_ALL_OLD; in HAL_TSP_PVR_All()
1643 u32flag = TSP_PVR1_REC_ALL_EN; in HAL_TSP_PVR_All()
1645 u32flag |= TSP_REC_NULL; in HAL_TSP_PVR_All()
1652 u32flag = TSP_PVR2_REC_ALL_EN; in HAL_TSP_PVR_All()
1654 u32flag |= TSP_REC_NULL; in HAL_TSP_PVR_All()
1662 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_All()
1666 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_All()
1672 MS_U32 u32flag = 0; in HAL_TSP_PVR_BypassHeader_En() local
1677 u32flag = TSP_PVR_PID_BYPASS; in HAL_TSP_PVR_BypassHeader_En()
1680 u32flag = TSP_PVR_PID_BYPASS2; in HAL_TSP_PVR_BypassHeader_En()
1688 _HAL_REG32_W(&_TspCtrl[0].reg15b4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1692 … _HAL_REG32_W(&_TspCtrl[0].reg15b4, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1774 MS_U32 u32flag = 0; in HAL_TSP_PVR_WaitFlush() local
1781 u32flag = TSP_HW_CFG4_PVR_FLUSH; in HAL_TSP_PVR_WaitFlush()
1786 u32flag = TSP_PVR2_STR2MIU_RST_WADR; in HAL_TSP_PVR_WaitFlush()
1793 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_WaitFlush()
1794 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_WaitFlush()
4523 MS_U32 u32flag = 0; in HAL_TSP_VQueue_Reset() local
4530 u32flag = TSP_VQ0_RESET; in HAL_TSP_VQueue_Reset()
4534 u32flag = TSP_VQ1_RESET; in HAL_TSP_VQueue_Reset()
4538 u32flag = TSP_VQ2_RESET; in HAL_TSP_VQueue_Reset()
4542 u32flag = TSP_VQ3_RESET; in HAL_TSP_VQueue_Reset()
4546 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_Reset()
4547 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_Reset()
4553 MS_U32 u32flag = 0; in HAL_TSP_VQueue_OverflowInt_En() local
4560 u32flag = TSP_VQ0_OVERFLOW_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
4564 u32flag = TSP_VQ1_OVF_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
4568 u32flag = TSP_VQ2_OVF_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
4572 u32flag = TSP_VQ3_OVF_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
4578 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_OverflowInt_En()
4583 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_OverflowInt_En()
4591 MS_U32 u32flag = 0; in HAL_TSP_VQueue_Clr_OverflowInt() local
4599 u32flag = TSP_VQ0_CLR_OVERFLOW_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
4603 u32flag = TSP_VQ1_CLR_OVF_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
4607 u32flag = TSP_VQ2_CLR_OVF_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
4611 u32flag = TSP_VQ3_CLR_OVF_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
4616 _HAL_REG32_W(pReg, u32data | u32flag); in HAL_TSP_VQueue_Clr_OverflowInt()
4617 _HAL_REG32_W(pReg, u32data & ~u32flag); in HAL_TSP_VQueue_Clr_OverflowInt()
4864 MS_U32 u32flag = 0; in HAL_TSP_PVR_Alignment_Enable() local
4870 u32flag = TSP_PVR1_ALIGN_EN; in HAL_TSP_PVR_Alignment_Enable()
4874 u32flag = TSP_PVR2_PVR_ALIGN_EN; in HAL_TSP_PVR_Alignment_Enable()
4882 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_Alignment_Enable()
4886 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_Alignment_Enable()
4895 MS_U32 u32flag = 0; in HAL_TSP_PVR_ForceSync_Enable() local
4902 u32flag = TSP_REC_AT_SYNC_DIS; in HAL_TSP_PVR_ForceSync_Enable()
4910 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_ForceSync_Enable()
4914 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_ForceSync_Enable()