Lines Matching refs:pReg
832 REG32* pReg = pRegStart; in HAL_TSP_SaveFltState() local
833 while (pReg < pRegEnd) in HAL_TSP_SaveFltState()
835 _u32SecFltBuf[j] = HAL_REG32_IndR(pReg); in HAL_TSP_SaveFltState()
837 pReg++; in HAL_TSP_SaveFltState()
869 REG32* pReg = pRegStart; in HAL_TSP_RestoreFltState() local
870 while (pReg < pRegEnd) in HAL_TSP_RestoreFltState()
872 HAL_REG32_IndW(pReg, _u32SecFltBuf[j]); in HAL_TSP_RestoreFltState()
874 pReg++; in HAL_TSP_RestoreFltState()
1627 REG32 *pReg = 0; in HAL_TSP_PVR_All() local
1638 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1651 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1662 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_All()
1666 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_All()
1772 REG32 *pReg = 0; in HAL_TSP_PVR_WaitFlush() local
1780 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1785 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1793 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_WaitFlush()
1794 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_WaitFlush()
2250 REG32* pReg = NULL; in HAL_TSP_SelPad_ExtSync() local
2265 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_ExtSync()
2269 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_ExtSync()
2273 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_SelPad_ExtSync()
2292 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32ExtSync)); in HAL_TSP_SelPad_ExtSync()
2296 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32ExtSync)); in HAL_TSP_SelPad_ExtSync()
2302 REG32* pReg = NULL; in HAL_TSP_SelPad_Parl() local
2317 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_Parl()
2321 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_Parl()
2325 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_SelPad_Parl()
2344 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32Parl)); in HAL_TSP_SelPad_Parl()
2348 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32Parl)); in HAL_TSP_SelPad_Parl()
2422 REG32* pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap() local
2437 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2441 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2445 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_Parl_BitOrderSwap()
2464 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32Invert)); in HAL_TSP_Parl_BitOrderSwap()
2468 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32Invert)); in HAL_TSP_Parl_BitOrderSwap()
2806 REG32* pReg = NULL; in HAL_TSP_Flush_AV_FIFO() local
2812 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2816 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2820 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2824 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2831 _HAL_REG32_W(pReg, in HAL_TSP_Flush_AV_FIFO()
2832 SET_FLAG1(_HAL_REG32_R(pReg), u32Flag)); in HAL_TSP_Flush_AV_FIFO()
2836 _HAL_REG32_W(pReg, in HAL_TSP_Flush_AV_FIFO()
2837 RESET_FLAG1(_HAL_REG32_R(pReg), u32Flag)); in HAL_TSP_Flush_AV_FIFO()
3192 REG32* pReg = NULL; in HAL_TSP_TEI_RemoveErrorPkt() local
3198 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3202 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3206 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3210 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_TEI_RemoveErrorPkt()
3218 _HAL_REG32_W(pReg,SET_FLAG1(_HAL_REG32_R(pReg), u32Flag)); in HAL_TSP_TEI_RemoveErrorPkt()
3220 _HAL_REG32_W(pReg,RESET_FLAG1(_HAL_REG32_R(pReg), u32Flag)); in HAL_TSP_TEI_RemoveErrorPkt()
4131 REG32 *pReg = 0; in HAL_TSP_PVR_PacketMode() local
4138 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_PVR_PacketMode()
4142 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_PacketMode()
4149 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32Flag)); in HAL_TSP_PVR_PacketMode()
4153 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32Flag)); in HAL_TSP_PVR_PacketMode()
4448 REG32 *pReg = 0; in HAL_TSP_SetVQBuffer() local
4455 pReg = &(_TspCtrl[0].VQ0_BASE); in HAL_TSP_SetVQBuffer()
4458 pReg = &(_TspCtrl[0].VQ1_Base); in HAL_TSP_SetVQBuffer()
4461 pReg = &(_TspCtrl[0].VQ2_Base); in HAL_TSP_SetVQBuffer()
4464 pReg = &(_TspCtrl[0].VQ3_BASE); in HAL_TSP_SetVQBuffer()
4467 _HAL_REG32_W(pReg, (MS_U32)((phyBaseAddr-phyVqBufOffset) >> MIU_BUS)); in HAL_TSP_SetVQBuffer()
4473 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
4476 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
4479 pReg = &(_TspCtrl[0].VQ2_Config); in HAL_TSP_SetVQBuffer()
4482 pReg = &(_TspCtrl[0].VQ3_Config); in HAL_TSP_SetVQBuffer()
4486 _HAL_REG32_W(pReg, (_HAL_REG32_R(pReg) & ~TSP_VQ0_SIZE_208PK_MASK) in HAL_TSP_SetVQBuffer()
4522 REG32 *pReg = &_TspCtrl[0].VQ0_BASE; in HAL_TSP_VQueue_Reset() local
4529 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
4533 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
4537 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_Reset()
4541 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Reset()
4546 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_Reset()
4547 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_Reset()
4552 REG32 *pReg = &_TspCtrl[0].VQ0_BASE; in HAL_TSP_VQueue_OverflowInt_En() local
4559 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
4563 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
4567 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_OverflowInt_En()
4571 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_OverflowInt_En()
4578 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_OverflowInt_En()
4583 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_OverflowInt_En()
4590 REG32 *pReg = 0; in HAL_TSP_VQueue_Clr_OverflowInt() local
4598 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
4602 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
4606 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
4610 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
4614 u32data = _HAL_REG32_R(pReg); in HAL_TSP_VQueue_Clr_OverflowInt()
4616 _HAL_REG32_W(pReg, u32data | u32flag); in HAL_TSP_VQueue_Clr_OverflowInt()
4617 _HAL_REG32_W(pReg, u32data & ~u32flag); in HAL_TSP_VQueue_Clr_OverflowInt()
4818 REG32 *pReg = 0; in HAL_TSP_MOBF_Select() local
4827 pReg = &_TspCtrl[0].MOBF_PVR1_Index; in HAL_TSP_MOBF_Select()
4828 u32value = (_HAL_REG32_R(pReg) & ~TSP_MOBF_PVR1_INDEX0_MASK) | in HAL_TSP_MOBF_Select()
4832 pReg = &_TspCtrl[0].MOBF_PVR2_Index; in HAL_TSP_MOBF_Select()
4833 u32value = (_HAL_REG32_R(pReg) & ~TSP_MOBF_PVR2_INDEX0_MASK) | in HAL_TSP_MOBF_Select()
4856 _HAL_REG32_W(pReg, u32value); in HAL_TSP_MOBF_Select()
4863 REG32 *pReg = 0; in HAL_TSP_PVR_Alignment_Enable() local
4869 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_Alignment_Enable()
4873 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Alignment_Enable()
4882 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_Alignment_Enable()
4886 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_Alignment_Enable()
4894 REG32 *pReg = 0; in HAL_TSP_PVR_ForceSync_Enable() local
4901 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_ForceSync_Enable()
4910 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_ForceSync_Enable()
4914 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_ForceSync_Enable()
5045 REG16 *pReg = 0; in _HAL_TSP_Get_PktCnt() local
5050 pReg = &_TspCtrl4[0].PktCnt_video; in _HAL_TSP_Get_PktCnt()
5054 pReg = &_TspCtrl4[0].PktCnt_aud; in _HAL_TSP_Get_PktCnt()
5058 pReg = &_TspCtrl4[0].PktCnt_v3d; in _HAL_TSP_Get_PktCnt()
5062 pReg = &_TspCtrl4[0].PktCnt_audB; in _HAL_TSP_Get_PktCnt()
5077 return (MS_U32)(_HAL_REG16_R(pReg)); in _HAL_TSP_Get_PktCnt()