709             REG32* pReg = pRegStart;  in HAL_TSP_SaveFltState()  local
710             while (pReg < pRegEnd)  in HAL_TSP_SaveFltState()
712                 _u32SecFltBuf[j] = HAL_REG32_IndR(pReg);  in HAL_TSP_SaveFltState()
714                 pReg++;  in HAL_TSP_SaveFltState()
746             REG32* pReg = pRegStart;  in HAL_TSP_RestoreFltState()  local
747             while (pReg < pRegEnd)  in HAL_TSP_RestoreFltState()
749                 HAL_REG32_IndW(pReg, _u32SecFltBuf[j]);  in HAL_TSP_RestoreFltState()
751                 pReg++;  in HAL_TSP_RestoreFltState()
1575     REG32 *pReg = 0;  in HAL_TSP_PVR_All()  local
1586             pReg = &_TspCtrl[0].HW2_Config3;  in HAL_TSP_PVR_All()
1599             pReg = &_TspCtrl[0].HW2_Config3;  in HAL_TSP_PVR_All()
1610         _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag));  in HAL_TSP_PVR_All()
1614         _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag));  in HAL_TSP_PVR_All()
1718     REG32 *pReg = 0;  in HAL_TSP_PVR_WaitFlush()  local
1725             pReg = &_TspCtrl[0].Hw_Config4;  in HAL_TSP_PVR_WaitFlush()
1729             pReg = &_TspCtrl[0].PVR2_Config;  in HAL_TSP_PVR_WaitFlush()
1734     _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag));  in HAL_TSP_PVR_WaitFlush()
1735     _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag));  in HAL_TSP_PVR_WaitFlush()
2069     REG32* pReg = NULL;  in HAL_TSP_SelPad_ExtSync()  local
2084             pReg = &(_TspCtrl[0].Hw_Config0);  in HAL_TSP_SelPad_ExtSync()
2088             pReg = &(_TspCtrl[0].Hw_Config2);  in HAL_TSP_SelPad_ExtSync()
2107         _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32ExtSync));  in HAL_TSP_SelPad_ExtSync()
2111         _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32ExtSync));  in HAL_TSP_SelPad_ExtSync()
2117     REG32* pReg = NULL;  in HAL_TSP_SelPad_Parl()  local
2132             pReg = &(_TspCtrl[0].Hw_Config0);  in HAL_TSP_SelPad_Parl()
2136             pReg = &(_TspCtrl[0].Hw_Config2);  in HAL_TSP_SelPad_Parl()
2155         _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32Parl));  in HAL_TSP_SelPad_Parl()
2159         _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32Parl));  in HAL_TSP_SelPad_Parl()
2198     REG32* pReg = &(_TspCtrl[0].Hw_Config4);  in HAL_TSP_Parl_BitOrderSwap()  local
2213             pReg = &(_TspCtrl[0].Hw_Config4);  in HAL_TSP_Parl_BitOrderSwap()
2217             pReg = &(_TspCtrl[0].Hw_Config4);  in HAL_TSP_Parl_BitOrderSwap()
2236         _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32Invert));  in HAL_TSP_Parl_BitOrderSwap()
2240         _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32Invert));  in HAL_TSP_Parl_BitOrderSwap()
2570     REG32* pReg = NULL;  in HAL_TSP_Flush_AV_FIFO()  local
2576             pReg = &_TspCtrl[0].reg160C;  in HAL_TSP_Flush_AV_FIFO()
2580             pReg = &_TspCtrl[0].reg160C;  in HAL_TSP_Flush_AV_FIFO()
2584             pReg = &_TspCtrl[0].reg160C;  in HAL_TSP_Flush_AV_FIFO()
2588             pReg = &_TspCtrl[0].reg160C;  in HAL_TSP_Flush_AV_FIFO()
2595         _HAL_REG32_W(pReg,  in HAL_TSP_Flush_AV_FIFO()
2596                 SET_FLAG1(_HAL_REG32_R(pReg), u32Flag));  in HAL_TSP_Flush_AV_FIFO()
2600         _HAL_REG32_W(pReg,  in HAL_TSP_Flush_AV_FIFO()
2601                 RESET_FLAG1(_HAL_REG32_R(pReg), u32Flag));  in HAL_TSP_Flush_AV_FIFO()
3771     REG32 *pReg = 0;  in HAL_TSP_PVR_PacketMode()  local
3778             pReg = &_TspCtrl[0].reg160C;  in HAL_TSP_PVR_PacketMode()
3782             pReg = &_TspCtrl[0].PVR2_Config;  in HAL_TSP_PVR_PacketMode()
3789         _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32Flag));  in HAL_TSP_PVR_PacketMode()
3793         _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32Flag));  in HAL_TSP_PVR_PacketMode()
4055     REG32 *pReg = 0;  in HAL_TSP_SetVQBuffer()  local
4061             pReg = &(_TspCtrl[0].VQ0_BASE);  in HAL_TSP_SetVQBuffer()
4064             pReg = &(_TspCtrl[0].VQ1_Base);  in HAL_TSP_SetVQBuffer()
4067             pReg = &(_TspCtrl[0].VQ2_Base);  in HAL_TSP_SetVQBuffer()
4070     _HAL_REG32_W(pReg, (u32BaseAddr >> MIU_BUS));  in HAL_TSP_SetVQBuffer()
4076             pReg = &(_TspCtrl[0].VQ0_CTRL);  in HAL_TSP_SetVQBuffer()
4079             pReg = &(_TspCtrl[0].VQ1_Config);  in HAL_TSP_SetVQBuffer()
4082             pReg = &(_TspCtrl[0].VQ2_Config);  in HAL_TSP_SetVQBuffer()
4085     _HAL_REG32_W(pReg, (_HAL_REG32_R(pReg) & ~TSP_VQ0_SIZE_208PK_MASK)  in HAL_TSP_SetVQBuffer()
4118     REG32 *pReg = &_TspCtrl[0].VQ0_BASE;  in HAL_TSP_VQueue_Reset()  local
4125             pReg = &_TspCtrl[0].VQ0_CTRL;  in HAL_TSP_VQueue_Reset()
4129             pReg = &_TspCtrl[0].VQ1_Config;  in HAL_TSP_VQueue_Reset()
4133             pReg = &_TspCtrl[0].VQ2_Config;  in HAL_TSP_VQueue_Reset()
4138     _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag));  in HAL_TSP_VQueue_Reset()
4139     _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag));  in HAL_TSP_VQueue_Reset()
4144     REG32 *pReg = &_TspCtrl[0].VQ0_BASE;  in HAL_TSP_VQueue_OverflowInt_En()  local
4151             pReg = &_TspCtrl[0].VQ0_CTRL;  in HAL_TSP_VQueue_OverflowInt_En()
4155             pReg = &_TspCtrl[0].VQ1_Config;  in HAL_TSP_VQueue_OverflowInt_En()
4159             pReg = &_TspCtrl[0].VQ2_Config;  in HAL_TSP_VQueue_OverflowInt_En()
4166         _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag));  in HAL_TSP_VQueue_OverflowInt_En()
4171         _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag));  in HAL_TSP_VQueue_OverflowInt_En()
4178     REG32 *pReg = 0;  in HAL_TSP_VQueue_Clr_OverflowInt()  local
4186             pReg = &_TspCtrl[0].VQ0_CTRL;  in HAL_TSP_VQueue_Clr_OverflowInt()
4190             pReg = &_TspCtrl[0].VQ1_Config;  in HAL_TSP_VQueue_Clr_OverflowInt()
4194             pReg = &_TspCtrl[0].VQ2_Config;  in HAL_TSP_VQueue_Clr_OverflowInt()
4198     u32data = _HAL_REG32_R(pReg);  in HAL_TSP_VQueue_Clr_OverflowInt()
4200     _HAL_REG32_W(pReg, u32data | u32flag);  in HAL_TSP_VQueue_Clr_OverflowInt()
4201     _HAL_REG32_W(pReg, u32data & ~u32flag);  in HAL_TSP_VQueue_Clr_OverflowInt()
4399     REG32 *pReg = 0;  in HAL_TSP_MOBF_Select()  local
4408             pReg = &_TspCtrl[0].MOBF_PVR1_Index;  in HAL_TSP_MOBF_Select()
4409             u32value = (_HAL_REG32_R(pReg) & ~TSP_MOBF_PVR1_INDEX0_MASK) |  in HAL_TSP_MOBF_Select()
4413             pReg = &_TspCtrl[0].MOBF_PVR2_Index;  in HAL_TSP_MOBF_Select()
4414             u32value = (_HAL_REG32_R(pReg) & ~TSP_MOBF_PVR2_INDEX0_MASK) |  in HAL_TSP_MOBF_Select()
4438         _HAL_REG32_W(pReg, u32value);  in HAL_TSP_MOBF_Select()
4445     REG32 *pReg = 0;  in HAL_TSP_PVR_Alignment_Enable()  local
4451             pReg = &_TspCtrl[0].HW2_Config3;  in HAL_TSP_PVR_Alignment_Enable()
4455             pReg = &_TspCtrl[0].PVR2_Config;  in HAL_TSP_PVR_Alignment_Enable()
4464         _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag));  in HAL_TSP_PVR_Alignment_Enable()
4468         _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag));  in HAL_TSP_PVR_Alignment_Enable()
4475     REG32 *pReg = 0;  in HAL_TSP_PVR_ForceSync_Enable()  local
4482             pReg = &_TspCtrl[0].HW2_Config3;  in HAL_TSP_PVR_ForceSync_Enable()
4493         _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag));  in HAL_TSP_PVR_ForceSync_Enable()
4497         _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag));  in HAL_TSP_PVR_ForceSync_Enable()
4613     REG16 *pReg = 0;  in _HAL_TSP_Get_PktCnt()  local
4620             pReg = &_TspCtrl4[0].PktCnt_video;  in _HAL_TSP_Get_PktCnt()
4624             pReg = &_TspCtrl4[0].PktCnt_aud;  in _HAL_TSP_Get_PktCnt()
4628             pReg = &_TspCtrl4[0].PktCnt_v3d;  in _HAL_TSP_Get_PktCnt()
4632             pReg = &_TspCtrl4[0].PktCnt_audB;  in _HAL_TSP_Get_PktCnt()
4636             return (MS_U32)(_HAL_REG16_R(pReg)); // direct return  in _HAL_TSP_Get_PktCnt()
4650     u32PktCnt = (MS_U32)(_HAL_REG16_R(pReg));  in _HAL_TSP_Get_PktCnt()