Lines Matching refs:_TspCtrl
122 static REG_Ctrl* _TspCtrl = NULL; variable
356 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
357 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
360 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
361 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
643 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32mask); in _HAL_TSP_CMD_Write_HWPCR_Reg()
644 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, u32data); in _HAL_TSP_CMD_Write_HWPCR_Reg()
645 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_HWPCR_REG_SET); in _HAL_TSP_CMD_Write_HWPCR_Reg()
647 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in _HAL_TSP_CMD_Write_HWPCR_Reg()
801 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ORAcess_Optimize()
802 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_OPT_ORACESS_TIMING)); in HAL_TSP_ORAcess_Optimize()
806 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ORAcess_Optimize()
807 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_OPT_ORACESS_TIMING)); in HAL_TSP_ORAcess_Optimize()
817 …_HAL_REG32_W(&_TspCtrl[0].CA_CTRL, (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & ~TSP_CA0_CTRL_MASK) | (u3… in HAL_TSP_CSA_Set_ScrmPath()
820 …_HAL_REG32_W(&_TspCtrl[0].CA_CTRL, (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & ~TSP_CA1_CTRL_MASK) | (u3… in HAL_TSP_CSA_Set_ScrmPath()
832 return (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & TSP_CA0_CTRL_MASK); in HAL_TSP_CSA_Get_ScrmPath()
834 return (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & TSP_CA1_CTRL_MASK); in HAL_TSP_CSA_Get_ScrmPath()
1166 return _HAL_REG32_R(&_TspCtrl[0].SwInt_Stat); in HAL_TSP_SW_INT_STATUS()
1213 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_NMATCH | u32SecFltId); in HAL_TSP_SecFlt_SetNMask()
1215 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetNMask()
1273 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_VER_RESET | u32SecFltId); in HAL_TSP_SecFlt_VerReset()
1274 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_VerReset()
1281 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SecFlt_SetDataAddr()
1282 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetDataAddr()
1285 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SecFlt_SetDataAddr()
1286 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetDataAddr()
1375 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_TsDma_SetDelay()
1376 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_FILEIN_BYTETIMER_ENABLE)); in HAL_TSP_TsDma_SetDelay()
1380 _HAL_REG32_W(&_TspCtrl[0].TsFileIn_Timer, (u32Delay & TSP_FILE_TIMER_MASK)); in HAL_TSP_TsDma_SetDelay()
1381 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_TsDma_SetDelay()
1382 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_FILEIN_BYTETIMER_ENABLE)); in HAL_TSP_TsDma_SetDelay()
1389 _HAL_REG32_W(&_TspCtrl[0].TsDma_Addr, u32StreamAddr); in HAL_TSP_CmdQ_TsDma_SetAddr()
1394 _HAL_REG32_W(&_TspCtrl[0].TsDma_Size, u32StreamSize); in HAL_TSP_CmdQ_TsDma_SetSize()
1404 _HAL_REG32_W(&_TspCtrl[0].TsDma_Ctrl_CmdQ, TSP_TSDMA_CTRL_START); in HAL_TSP_CmdQ_TsDma_Start()
1409 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_TsDma_Pause()
1410 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_TsDma_Pause()
1415 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_TsDma_Resume()
1416 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_TsDma_Resume()
1421 return (HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ), TSP_TSDMA_CTRL_START) | in HAL_TSP_CmdQ_TsDma_GetState()
1422 (MS_U32)HAS_FLAG(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_CmdQ_TsDma_GetState()
1427 …return (TSP_CMDQ_SIZE - ((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_CNT_MASK)>>TSP_CMD… in HAL_TSP_CmdQ_EmptyCount()
1440 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, in HAL_TSP_SetCtrlMode()
1441 (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl) & ~(TSP_CTRL_CPU_EN | in HAL_TSP_SetCtrlMode()
1448 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, in HAL_TSP_SetCtrlMode()
1449 (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl) & ~(TSP_CTRL_CPU_EN | in HAL_TSP_SetCtrlMode()
1477 _HAL_REG32_W(&_TspCtrl[0].TsRec_Head, (u32BufStart0>> MIU_BUS) & TSP_STR2MI2_ADDR_MASK); in HAL_TSP_PVR_SetBuffer()
1478 _HAL_REG32_W(&_TspCtrl[0].TsRec_Tail, (u32BufEnd>> MIU_BUS) & TSP_STR2MI2_ADDR_MASK); in HAL_TSP_PVR_SetBuffer()
1499 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_PVR_SetBuffer()
1500 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_PVR1_PINGPONG)); in HAL_TSP_PVR_SetBuffer()
1503 … _HAL_REG32_W(&_TspCtrl[0].Str2mi_head1_pvr2, (u32BufStart0>> MIU_BUS) & TSP_STR2MI2_ADDR_MASK); in HAL_TSP_PVR_SetBuffer()
1504 … _HAL_REG32_W(&_TspCtrl[0].Str2mi_tail1_pvr2, (u32BufEnd>> MIU_BUS) & TSP_STR2MI2_ADDR_MASK); in HAL_TSP_PVR_SetBuffer()
1505 … _HAL_REG32_W(&_TspCtrl[0].Str2mi_head2_pvr2, (u32BufStart1>> MIU_BUS) & TSP_STR2MI2_ADDR_MASK); in HAL_TSP_PVR_SetBuffer()
1507 … _HAL_REG32_W(&_TspCtrl[0].Str2mi_tail2_pvr2, (u32BufEnd>> MIU_BUS) & TSP_STR2MI2_ADDR_MASK); in HAL_TSP_PVR_SetBuffer()
1509 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_PVR_SetBuffer()
1510 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_REG_PINGPONG_EN)); in HAL_TSP_PVR_SetBuffer()
1532 pRegBurstLen = &_TspCtrl[0].reg15b4; in HAL_TSP_PVR_Enable()
1535 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1537 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1541 pRegBurstLen = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1544 pRegPVREn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1546 pRegTSIFEn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1584 pRegPidBypass = &_TspCtrl[0].reg15b4; in HAL_TSP_PVR_All()
1586 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1597 pRegPidBypass = &_TspCtrl[0].reg15b4; in HAL_TSP_PVR_All()
1599 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1636 _HAL_REG32_W(&_TspCtrl[0].reg15b4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1640 … _HAL_REG32_W(&_TspCtrl[0].reg15b4, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1648 _HAL_REG32_W(&_TspCtrl[0].reg163C, in HAL_TSP_SetPKTSize()
1649 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg163C), (TSP_PKT130_EN | TSP_PKT130_TEI_EN))); in HAL_TSP_SetPKTSize()
1654 _HAL_REG32_W(&_TspCtrl[0].reg163C, in HAL_TSP_SetPKTSize()
1655 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg163C), (TSP_PKT130_EN | TSP_PKT130_TEI_EN))); in HAL_TSP_SetPKTSize()
1657 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPKTSize()
1658 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_SetPKTSize()
1662 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1663 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, (_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein)&~TSP_PKT_… in HAL_TSP_SetPKTSize()
1672 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_PKT1… in HAL_TSP_FileIn_192BlockScheme_En()
1676 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_PKT… in HAL_TSP_FileIn_192BlockScheme_En()
1684 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_SYST… in HAL_TSP_STC64_Mode_En()
1688 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_SYS… in HAL_TSP_STC64_Mode_En()
1698 _HAL_REG32_W(&_TspCtrl[0].CH_BW_CTRL, in HAL_TSP_PVR_GetBufWrite()
1699 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].CH_BW_CTRL), TSP_CH_BW_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1703 u32value = _HAL_REG32_R(&_TspCtrl[0].TsRec_Mid_PVR1_WPTR); in HAL_TSP_PVR_GetBufWrite()
1706 u32value = _HAL_REG32_R(&_TspCtrl[0].Str2mi_mid1_wptr_pvr2); in HAL_TSP_PVR_GetBufWrite()
1709 _HAL_REG32_W(&_TspCtrl[0].CH_BW_CTRL, in HAL_TSP_PVR_GetBufWrite()
1710 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].CH_BW_CTRL), TSP_CH_BW_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1725 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1729 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1744 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PVR1_SRC_MASK)| (u… in HAL_TSP_PVR_Src_Select()
1747 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PVR2_SRC_MASK)| (u… in HAL_TSP_PVR_Src_Select()
1773 u32Src = 1 << ((_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & TSP_PVR1_SRC_MASK) >> TSP_PVR1_SRC_SHIFT); in HAL_TSP_PVR_StartingEngs_Get()
1776 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1779 u32Src = 1 << ((_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & TSP_PVR2_SRC_MASK) >> TSP_PVR2_SRC_SHIFT); in HAL_TSP_PVR_StartingEngs_Get()
1782 if(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) in HAL_TSP_PVR_StartingEngs_Get()
1793 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
1797 return ((_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) > 0); in HAL_TSP_PVR_IsEnabled()
2084 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_ExtSync()
2088 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_ExtSync()
2132 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_Parl()
2136 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_Parl()
2198 REG32* pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2213 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2217 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2389 _HAL_REG32_W(&_TspCtrl[0].Cpu_Base, 0/*u32FwAddrPhys >> 3*/); // 16 bytes address unit in _HAL_TSP_FW_load()
2401 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl, u32DnldCtrl); in _HAL_TSP_FW_load()
2402 …_HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, (_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2) & ~TSP_DMA_RADDR_MSB_… in _HAL_TSP_FW_load()
2403 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2404 … RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START| TSP_CTRL_DNLD_DONE)); in _HAL_TSP_FW_load()
2405 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2406 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START)); in _HAL_TSP_FW_load()
2407 while (!HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_DONE));//printf("."); in _HAL_TSP_FW_load()
2408 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2409 … RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START| TSP_CTRL_DNLD_DONE)); in _HAL_TSP_FW_load()
2412 u32Value = _HAL_REG32_R(&_TspCtrl[0].Qmem_Imask) | _TSP_QMEM_I_MASK; in _HAL_TSP_FW_load()
2413 _HAL_REG32_W(&_TspCtrl[0].Qmem_Imask, u32Value); in _HAL_TSP_FW_load()
2416 _HAL_REG32_W(&_TspCtrl[0].Qmem_Ibase, in _HAL_TSP_FW_load()
2417 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Ibase), _TSP_QMEM_I_ADDR_HIT)); in _HAL_TSP_FW_load()
2421 _HAL_REG32_W(&_TspCtrl[0].Qmem_Ibase, _TSP_QMEM_I_ADDR_MISS); in _HAL_TSP_FW_load()
2422 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2423 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_ICACHE_EN)); in _HAL_TSP_FW_load()
2426 u32Value = _HAL_REG32_R(&_TspCtrl[0].Qmem_Dmask) | _TSP_QMEM_D_MASK; in _HAL_TSP_FW_load()
2427 _HAL_REG32_W(&_TspCtrl[0].Qmem_Dmask,u32Value); in _HAL_TSP_FW_load()
2429 u32Value = _HAL_REG32_R(&_TspCtrl[0].Qmem_Dbase) | _TSP_QMEM_D_ADDR_HIT; in _HAL_TSP_FW_load()
2430 _HAL_REG32_W(&_TspCtrl[0].Qmem_Dbase,u32Value); in _HAL_TSP_FW_load()
2448 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_filein_enable()
2449 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_filein_enable()
2458 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_filein_enable()
2459 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_filein_enable()
2468 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Disable()
2469 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Disable()
2470 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Disable()
2471 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), (TSP_PS_VID3D_EN))); in HAL_TSP_PS_Path_Disable()
2472 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Disable()
2473 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Disable()
2481 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_VID_EN) == 0) in HAL_TSP_PS_Path_Enable()
2483 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2484 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_AUD_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2485 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2486 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), (TSP_PS_VID3D_EN))); in HAL_TSP_PS_Path_Enable()
2488 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2489 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_VID_EN)); in HAL_TSP_PS_Path_Enable()
2491 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (TS… in HAL_TSP_PS_Path_Enable()
2499 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD_EN) == 0) in HAL_TSP_PS_Path_Enable()
2501 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2502 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2503 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2504 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), (TSP_PS_VID3D_EN))); in HAL_TSP_PS_Path_Enable()
2506 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2507 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD_EN)); in HAL_TSP_PS_Path_Enable()
2509 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (TS… in HAL_TSP_PS_Path_Enable()
2517 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD2_EN) == 0) in HAL_TSP_PS_Path_Enable()
2519 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2520 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN))); in HAL_TSP_PS_Path_Enable()
2521 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2522 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), (TSP_PS_VID3D_EN ))); in HAL_TSP_PS_Path_Enable()
2524 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2525 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD2_EN)); in HAL_TSP_PS_Path_Enable()
2527 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (T… in HAL_TSP_PS_Path_Enable()
2535 if((_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2) & TSP_PS_VID3D_EN) == 0) in HAL_TSP_PS_Path_Enable()
2537 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2538 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2539 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2540 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2542 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (… in HAL_TSP_PS_Path_Enable()
2551 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2552 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2553 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2554 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), (TSP_PS_VID3D_EN))); in HAL_TSP_PS_Path_Enable()
2555 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Enable()
2556 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Enable()
2564 return (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl)); in HAL_TSP_GetCtrlMode()
2576 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2580 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2584 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2588 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2610 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_VFIFO_STATUS) >> TSP_VFIFO_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
2612 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_AFIFO_STATUS) >> TSP_AFIFO_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
2614 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_AFIFOB_STATUS) >> TSP_AFIFOB_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
2616 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_VFIFO3D_STATUS) >> TSP_VFIFO3D_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
2629 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (u3… in HAL_TSP_AVFIFO_Src_Select()
2632 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (u… in HAL_TSP_AVFIFO_Src_Select()
2635 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (u3… in HAL_TSP_AVFIFO_Src_Select()
2638 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (… in HAL_TSP_AVFIFO_Src_Select()
2673 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD_B… in HAL_TSP_AVFIFO_Block_Disable()
2676 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUDB_… in HAL_TSP_AVFIFO_Block_Disable()
2679 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V_BLO… in HAL_TSP_AVFIFO_Block_Disable()
2682 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V3D_B… in HAL_TSP_AVFIFO_Block_Disable()
2691 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD… in HAL_TSP_AVFIFO_Block_Disable()
2694 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD… in HAL_TSP_AVFIFO_Block_Disable()
2697 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V_B… in HAL_TSP_AVFIFO_Block_Disable()
2700 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V3D… in HAL_TSP_AVFIFO_Block_Disable()
2715 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
2716 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF_Enable()
2719 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
2720 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF_Enable()
2734 …_HAL_REG32_W(&_TspCtrl[0].reg15b4, (_HAL_REG32_R(&_TspCtrl[0].reg15b4) & ~TSP_MATCH_PID_SRC_MASK)|… in HAL_TSP_SelMatchPidSrc()
2743 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) & ~(TSP_HW_CFG2_PIDFL… in HAL_TSP_PidFlt_Src_Select()
2746 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) | (TSP_HW_CFG2_PIDFLT… in HAL_TSP_PidFlt_Src_Select()
2756 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_TSP_Ind_Enable()
2757 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_TSP_Ind_Enable()
2762 return (MS_U32)(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat) & TSP_HWINT_STATUS_MASK); in HAL_TSP_HW_INT_STATUS()
2767 return (MS_U32)(_HAL_REG16_R(&_TspCtrl[0].SwInt_Stat1_L) & TSP_HWINT2_STATUS_MASK); in HAL_TSP_HW_INT2_STATUS()
2774 _TspCtrl = (REG_Ctrl*)(_u32RegBase+ REG_CTRL_BASE); in HAL_TSP_SetBank()
2784 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, 0); in HAL_TSP_Reset()
2792 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_HwPatch()
2793 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE… in HAL_TSP_HwPatch()
2799 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_HwPatch()
2800 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_STANDBY)); in HAL_TSP_HwPatch()
2803 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_HwPatch()
2804 _HAL_REG32_R(&_TspCtrl[0].reg15b4)|(TSP_PVR_PID_BYPASS|TSP_PVR_PID_BYPASS2)); in HAL_TSP_HwPatch()
2808 …_HAL_REG32_W(&_TspCtrl[0].HW2_Config3, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (/*TSP_VQ… in HAL_TSP_HwPatch()
2811 …_HAL_REG32_W(&_TspCtrl[0].reg160C, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), (TSP_RM_DMA_GLITC… in HAL_TSP_HwPatch()
2814 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_HwPatch()
2815 …_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_SEC_DMA_BURST_EN | TSP_REMOVE_DUP_AV_PKT | TSP_H… in HAL_TSP_HwPatch()
2819 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_HwPatch()
2820 …_HAL_REG32_R(&_TspCtrl[0].PVR2_Config)|(TSP_PVR2_PVR_ALIGN_EN|TSP_PVR1_BLOCK_DIS|TSP_PVR2_BLOCK_DI… in HAL_TSP_HwPatch()
2823 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_HwPatch()
2824 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_HwPatch()
2826 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | (TSP_SYS… in HAL_TSP_HwPatch()
2856 …_HAL_REG32_W(&_TspCtrl[0].DMAW_ERR_WADDR_SRC_SEL, _HAL_REG32_R(&_TspCtrl[0].DMAW_ERR_WADDR_SRC_SEL… in HAL_TSP_HwPatch()
2862 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
2863 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
2864 …_HAL_REG32_W(&_TspCtrl[0].VQ2_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ2_Config) & ~TSP_VQ2_FORCEFIRE_… in HAL_TSP_HwPatch()
2883 _HAL_REG32_W(&_TspCtrl[0].ORZ_DMAW_LBND, lbnd); in HAL_TSP_OrzWriteProtect_Enable()
2884 _HAL_REG32_W(&_TspCtrl[0].ORZ_DMAW_UBND, ubnd); in HAL_TSP_OrzWriteProtect_Enable()
2885 … _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) | TSP_ORZ_DMAW_PROT_EN); in HAL_TSP_OrzWriteProtect_Enable()
2889 … _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) & ~TSP_ORZ_DMAW_PROT_EN); in HAL_TSP_OrzWriteProtect_Enable()
2897 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_REMO… in HAL_TSP_RemoveDupAVPkt()
2901 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_REM… in HAL_TSP_RemoveDupAVPkt()
2911 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_RemoveDupAVFifoPkt()
2912 _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | u32Flag[u32StreamId]); in HAL_TSP_RemoveDupAVFifoPkt()
2916 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_RemoveDupAVFifoPkt()
2917 _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~u32Flag[u32StreamId]); in HAL_TSP_RemoveDupAVFifoPkt()
2958 u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config0); in HAL_TSP_GetTSIF_Status()
2965 u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config2); in HAL_TSP_GetTSIF_Status()
2978 MS_U32 u32data = _HAL_REG32_R(&_TspCtrl[0].Idr_Read1); in HAL_TSP_Check_FIFO_Overflow()
3005 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_SelSrc()
3006 … (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PCR0_SRC_MASK) | (u32Src << TSP_PCR0_SRC_SHIFT)); in HAL_TSP_HWPcr_SelSrc()
3021 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Reset()
3022 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value)); in HAL_TSP_HWPcr_Reset()
3026 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Reset()
3027 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value)); in HAL_TSP_HWPcr_Reset()
3047 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Read()
3048 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask)); in HAL_TSP_HWPcr_Read()
3050 *pu32Pcr = _HAL_REG32_R(&_TspCtrl[0].HWPCR0_L); in HAL_TSP_HWPcr_Read()
3051 *pu32Pcr_32 = _HAL_REG32_R(&_TspCtrl[0].HWPCR0_H) & 0x00000001; in HAL_TSP_HWPcr_Read()
3055 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Read()
3056 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask)); in HAL_TSP_HWPcr_Read()
3131 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3132 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_cnt_33b_ld)); in HAL_TSP_STC_Update_Disable()
3136 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3137 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_cnt_33b_ld)); in HAL_TSP_STC_Update_Disable()
3143 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64)) in HAL_TSP_GetSTC()
3147 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].TsRec_Tail2_Pcr1) & TSP_PCR64_L16_MASK) >> TSP_PCR64_L16_SHFT; in HAL_TSP_GetSTC()
3148 u32temp |= ((_HAL_REG32_R(&_TspCtrl[0].Pcr1) & 0xFFFF) << 16); in HAL_TSP_GetSTC()
3161 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64)) in HAL_TSP_GetSTC_32()
3165 u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr1) >> 16)& 0xFFFF; in HAL_TSP_GetSTC_32()
3166 u32temp |= (((_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & TSP_PCR64_H16_MASK) & 0xFFFF) << 16); in HAL_TSP_GetSTC_32()
3177 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64)) in HAL_TSP_SetSTC()
3182 (_HAL_REG32_R(&_TspCtrl[0].TsRec_Tail2_Pcr1) & ~TSP_PCR64_L16_MASK); in HAL_TSP_SetSTC()
3183 _HAL_REG32_W(&_TspCtrl[0].TsRec_Tail2_Pcr1, u32temp); in HAL_TSP_SetSTC()
3186 _HAL_REG32_W(&_TspCtrl[0].Pcr1, u32temp); in HAL_TSP_SetSTC()
3188 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & ~TSP_PCR64_H16_MASK) | ((u32STC_32 >> 16) & TSP_PC… in HAL_TSP_SetSTC()
3189 _HAL_REG32_W(&_TspCtrl[0].Pcr64_H, u32temp); in HAL_TSP_SetSTC()
3202 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SelectSTCEng()
3204 while(_HAL_REG32_R(&_TspCtrl[0].MCU_Cmd) != 0); in HAL_TSP_SelectSTCEng()
3214 _HAL_REG32_W(&_TspCtrl[0].PCR64_2_H, u32STC_32);
3218 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64))
3222 u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr1) & ~ 0xFFFF0000) | ((u32STC_32 & 0xFFFF) << 16);
3223 _HAL_REG32_W(&_TspCtrl[0].Pcr1, u32temp);
3224 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & ~TSP_PCR64_H16_MASK) | ((u32STC_32 >> 16) & TSP_PC…
3225 _HAL_REG32_W(&_TspCtrl[0].Pcr64_H, u32temp);
3236 _HAL_REG32_W(&_TspCtrl[0].Pcr.ML, u32STC); in HAL_TSP_CmdQ_SetSTC()
3241 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01); in HAL_TSP_CmdQ_SetSTC_32()
3246 return (_HAL_REG32_R(&_TspCtrl[0].Pcr.ML)); in HAL_TSP_CmdQ_GetSTC()
3251 return (_HAL_REG32L_R(&_TspCtrl[0].Pcr.H32) & 0x01); in HAL_TSP_CmdQ_GetSTC_32()
3269 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Enable); in HAL_TSP_STC_UpdateCtrl()
3272 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32Cmd); in HAL_TSP_STC_UpdateCtrl()
3276 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_STC_UpdateCtrl()
3278 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_STC_UpdateCtrl()
3284 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_STC_UpdateCtrl()
3292 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_GetPcr()
3293 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_GetPcr()
3294 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_PCR_GET | (u32EngId << TSP_MCU_CMD_NMATCH_FLT_SHFT)… in HAL_TSP_GetPcr()
3297 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_GetPcr()
3299 *pu32Pcr = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_GetPcr()
3300 *pu32Pcr_32 = _HAL_REG32_R(&_TspCtrl[0].MCU_Data1); in HAL_TSP_GetPcr()
3301 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_GetPcr()
3302 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_GetPcr()
3308 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_GetPcr()
3316 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Offset); in HAL_TSP_SetSTCOffset()
3317 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_SET_STC_OFFSET | u32opt | u32EngId); in HAL_TSP_SetSTCOffset()
3319 while(_HAL_REG32_R(&_TspCtrl[0].MCU_Cmd) != 0); in HAL_TSP_SetSTCOffset()
3327 if (_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_EMPTY) in HAL_TSP_CmdQ_IsEmpty()
3336 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_Disable()
3337 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xFF00, (MS_U16)(u32Mask>>8))); in HAL_TSP_Int_Disable()
3347 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_Enable()
3348 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xFF00, (MS_U16)(u32Mask>>8))); in HAL_TSP_Int_Enable()
3362 _HAL_REG32_W(&_TspCtrl[0].SwInt_Stat, 0); in HAL_TSP_Int_ClearSw()
3375 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_ClearHw()
3376 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xff00, (MS_U16)u32Mask)); in HAL_TSP_Int_ClearHw()
3386 return (((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_CNT_MASK)>>TSP_CMDQ_CNT_SHFT)); in HAL_TSP_CmdQ_CmdCount()
3391 _HAL_REG32_W(&_TspCtrl[0].TsDma_Ctrl_CmdQ, 0); in HAL_TSP_CmdQ_TsDma_Reset()
3401 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_CmdQ_Reset()
3402 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_CMDQ_RESET)); in HAL_TSP_CmdQ_Reset()
3403 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_CmdQ_Reset()
3404 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_CMDQ_RESET)); in HAL_TSP_CmdQ_Reset()
3417 if(_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_TSDMA_CTRL_DONE) in HAL_TSP_CmdQ_Reset()
3432 …_HAL_REG32_W(&_TspCtrl[0].reg160C, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RES… in HAL_TSP_CmdQ_Reset()
3433 …_HAL_REG32_W(&_TspCtrl[0].reg160C, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_R… in HAL_TSP_CmdQ_Reset()
3441 …return (MS_U8)((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_WR_LEVEL_MASK) >> TSP_CMDQ_W… in HAL_TSP_Get_CmdQFifoLevel()
3448 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_WbDmaEnable()
3449 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_TSP_WbDmaEnable()
3453 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_WbDmaEnable()
3454 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_TSP_WbDmaEnable()
3465 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
3466 …(_HAL_REG32_R(&_TspCtrl[0].reg15b4) & ~TSP_MATCH_PID_SRC_MASK) | (u32TSSrc << TSP_MATCH_PID_SRC_SH… in HAL_TSP_Scmb_Status()
3476 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
3477 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_MATCH_PID_LD)); in HAL_TSP_Scmb_Status()
3479 u32ScmbSts = HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TsPidScmbStatTsin), u32PIDFltMask); in HAL_TSP_Scmb_Status()
3481 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
3482 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_MATCH_PID_LD)); in HAL_TSP_Scmb_Status()
3543 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Alive()
3544 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_ALIVE); in HAL_TSP_Alive()
3547 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_Alive()
3549 u32Data = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_Alive()
3550 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Alive()
3556 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_Alive()
3581 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_FileIn_Set()
3582 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_FileIn_Set()
3586 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_FileIn_Set()
3587 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_FileIn_Set()
3594 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ResetTimeStamp()
3595 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RESET)); in HAL_TSP_ResetTimeStamp()
3596 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ResetTimeStamp()
3597 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RESET)); in HAL_TSP_ResetTimeStamp()
3608 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPVRTimeStamp()
3609 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
3610 u32lpcr = _HAL_REG32_R(&_TspCtrl[0].PVR1_LPcr1); in HAL_TSP_GetPVRTimeStamp()
3611 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPVRTimeStamp()
3612 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
3615 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_GetPVRTimeStamp()
3616 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
3617 u32lpcr = _HAL_REG32_R(&_TspCtrl[0].PVR2_LPCR1); in HAL_TSP_GetPVRTimeStamp()
3618 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_GetPVRTimeStamp()
3619 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
3632 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPVRTimeStamp()
3633 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
3634 _HAL_REG32_W(&_TspCtrl[0].PVR1_LPcr1,u32Stamp); in HAL_TSP_SetPVRTimeStamp()
3635 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPVRTimeStamp()
3636 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
3639 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_SetPVRTimeStamp()
3640 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
3641 _HAL_REG32_W(&_TspCtrl[0].PVR2_LPCR1,u32Stamp); in HAL_TSP_SetPVRTimeStamp()
3642 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_SetPVRTimeStamp()
3643 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
3664 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
3665 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
3669 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
3670 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
3679 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPlayBackTimeStamp()
3680 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_RLD)); in HAL_TSP_GetPlayBackTimeStamp()
3682 u32value = _HAL_REG32_R(&_TspCtrl[0].LPcr2); in HAL_TSP_GetPlayBackTimeStamp()
3684 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPlayBackTimeStamp()
3685 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_RLD)); in HAL_TSP_GetPlayBackTimeStamp()
3693 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPlayBackTimeStamp()
3694 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_WLD)); in HAL_TSP_SetPlayBackTimeStamp()
3695 _HAL_REG32_W(&_TspCtrl[0].LPcr2,u32Stamp); in HAL_TSP_SetPlayBackTimeStamp()
3696 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPlayBackTimeStamp()
3697 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_WLD)); in HAL_TSP_SetPlayBackTimeStamp()
3704 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPlayBackTimeStampClk()
3705 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
3709 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPlayBackTimeStampClk()
3710 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
3716 return _HAL_REG32_R(&_TspCtrl[0].TimeStamp_FileIn); in HAL_TSP_GetFileInTimeStamp()
3721 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_GetFilinReadAddr()
3722 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_FILEIN_RADDR_READ)); in HAL_TSP_GetFilinReadAddr()
3724 *pu32ReadAddr = (_HAL_REG32_R(&_TspCtrl[0].TsFileIn_RPtr) << MIU_BUS); in HAL_TSP_GetFilinReadAddr()
3726 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_GetFilinReadAddr()
3727 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_FILEIN_RADDR_READ)); in HAL_TSP_GetFilinReadAddr()
3762 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_SetDMABurstLen()
3763 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SEC_DMA_BURST_EN)); in HAL_TSP_SetDMABurstLen()
3765 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_SetDMABurstLen()
3766 … _HAL_REG32_R(&_TspCtrl[0].Hw_Config4) | ((u32Len<<TSP_HW_DMA_MODE_SHIFT)&TSP_HW_DMA_MODE_MASK)); in HAL_TSP_SetDMABurstLen()
3778 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_PVR_PacketMode()
3782 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_PacketMode()
3804 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR1_… in HAL_TSP_PVR_Fifo_Block_Disable()
3807 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_… in HAL_TSP_PVR_Fifo_Block_Disable()
3818 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR… in HAL_TSP_PVR_Fifo_Block_Disable()
3821 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR… in HAL_TSP_PVR_Fifo_Block_Disable()
3836 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_ResetAll()
3837 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_ResetAll()
3838 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_ResetAll()
3839 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_ResetAll()
3840 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_ResetAll()
3841 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_ResetAll()
3843 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_ResetAll()
3844 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_ResetAll()
3845 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_ResetAll()
3846 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_ResetAll()
3847 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_ResetAll()
3848 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_ResetAll()
4028 _HAL_REG32_W(&_TspCtrl[0].PKT_CNT, (TSP_DBG_SEL_MASK&(u32dbgsel<<TSP_DBG_SEL_SHIFT))); in HAL_TSP_GetDBGPortInfo()
4029 return (_HAL_REG32_R(&_TspCtrl[0].TSP_Debug)&TSP_DEBUG_MASK); in HAL_TSP_GetDBGPortInfo()
4034 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
4035 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_VALID_FALLING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
4036 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
4037 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_SYNC_RISING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
4042 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_Reset_WB()
4043 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_Reset_WB()
4044 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_Reset_WB()
4045 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_Reset_WB()
4046 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_Reset_WB()
4047 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_Reset_WB()
4048 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_Reset_WB()
4049 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_Reset_WB()
4061 pReg = &(_TspCtrl[0].VQ0_BASE); in HAL_TSP_SetVQBuffer()
4064 pReg = &(_TspCtrl[0].VQ1_Base); in HAL_TSP_SetVQBuffer()
4067 pReg = &(_TspCtrl[0].VQ2_Base); in HAL_TSP_SetVQBuffer()
4076 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
4079 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
4082 pReg = &(_TspCtrl[0].VQ2_Config); in HAL_TSP_SetVQBuffer()
4095 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
4096 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
4098 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
4099 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
4101 …_HAL_REG32_W(&_TspCtrl[0].VQ2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ2_Config), TSP_VQ2_RES… in HAL_TSP_VQueue_Enable()
4102 …_HAL_REG32_W(&_TspCtrl[0].VQ2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ2_Config), TSP_VQ2_R… in HAL_TSP_VQueue_Enable()
4106 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_VQueue_Enable()
4107 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (TSP_VQ_EN/*|TSP_VQ2PINGPONG_EN*/))); in HAL_TSP_VQueue_Enable()
4111 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_VQueue_Enable()
4112 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_VQ_EN)); in HAL_TSP_VQueue_Enable()
4118 REG32 *pReg = &_TspCtrl[0].VQ0_BASE; in HAL_TSP_VQueue_Reset()
4125 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
4129 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
4133 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_Reset()
4144 REG32 *pReg = &_TspCtrl[0].VQ0_BASE; in HAL_TSP_VQueue_OverflowInt_En()
4151 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
4155 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
4159 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_OverflowInt_En()
4186 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
4190 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
4194 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
4229 _HAL_REG32_W(&_TspCtrl[0].VQ_PIDFLT_CTRL, in HAL_TSP_Set_Req_VQ_RX_Threshold()
4230 (_HAL_REG32_R(&_TspCtrl[0].VQ_PIDFLT_CTRL) & ~TSP_REQ_VQ_RX_THRESHOLD_MASKE) | u32Value); in HAL_TSP_Set_Req_VQ_RX_Threshold()
4235 return (_HAL_REG32_R(&_TspCtrl[0].VQ_STATUS) & TSP_VQ_STATUS_MASK); in HAL_TSP_Get_VQStatus()
4254 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_VQBlock_Disable()
4255 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), u32Value)); in HAL_TSP_VQBlock_Disable()
4259 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_VQBlock_Disable()
4260 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), u32Value)); in HAL_TSP_VQBlock_Disable()
4282 _HAL_REG32_W(&_TspCtrl[0].DMAW_LBND0, pu32StartAddr[0] >> MIU_BUS); in HAL_TSP_WriteProtect_Enable()
4283 _HAL_REG32_W(&_TspCtrl[0].DMAW_UBND0, pu32EndAddr[0] >> MIU_BUS); in HAL_TSP_WriteProtect_Enable()
4284 _HAL_REG32_W(&_TspCtrl[0].DMAW_LBND1, pu32StartAddr[1] >> MIU_BUS); in HAL_TSP_WriteProtect_Enable()
4285 _HAL_REG32_W(&_TspCtrl[0].DMAW_UBND1, pu32EndAddr[1] >> MIU_BUS); in HAL_TSP_WriteProtect_Enable()
4286 _HAL_REG32_W(&_TspCtrl[0].DMAW_LBND2, pu32StartAddr[2] >> MIU_BUS); in HAL_TSP_WriteProtect_Enable()
4287 _HAL_REG32_W(&_TspCtrl[0].DMAW_UBND2, pu32EndAddr[2] >> MIU_BUS); in HAL_TSP_WriteProtect_Enable()
4288 _HAL_REG32_W(&_TspCtrl[0].DMAW_LBND4, pu32StartAddr[3] >> MIU_BUS); in HAL_TSP_WriteProtect_Enable()
4289 _HAL_REG32_W(&_TspCtrl[0].DMAW_UBND4, pu32EndAddr[3] >> MIU_BUS); in HAL_TSP_WriteProtect_Enable()
4291 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_WriteProtect_Enable()
4292 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_SEC_CB_PVR2_DAMW_PROTECT_EN)); // pvr1,VQ2_tx, V… in HAL_TSP_WriteProtect_Enable()
4296 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_WriteProtect_Enable()
4297 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_SEC_CB_PVR2_DAMW_PROTECT_EN)); in HAL_TSP_WriteProtect_Enable()
4309 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Get_FW_VER()
4310 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_VERSION_GET); in HAL_TSP_Get_FW_VER()
4313 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_Get_FW_VER()
4315 u32Data = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_Get_FW_VER()
4316 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Get_FW_VER()
4322 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_Get_FW_VER()
4352 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, phyAddr); in HAL_TSP_SetFwDbgMem()
4353 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, u32Size); in HAL_TSP_SetFwDbgMem()
4354 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DBG_MEM); in HAL_TSP_SetFwDbgMem()
4357 if(0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_SetFwDbgMem()
4359 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgMem()
4360 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_SetFwDbgMem()
4366 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_SetFwDbgMem()
4367 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgMem()
4368 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_SetFwDbgMem()
4377 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Word); in HAL_TSP_SetFwDbgWord()
4378 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DBG_WORD); in HAL_TSP_SetFwDbgWord()
4381 if(0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_SetFwDbgWord()
4383 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgWord()
4389 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgWord()
4390 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_SetFwDbgWord()
4408 pReg = &_TspCtrl[0].MOBF_PVR1_Index; in HAL_TSP_MOBF_Select()
4413 pReg = &_TspCtrl[0].MOBF_PVR2_Index; in HAL_TSP_MOBF_Select()
4451 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_Alignment_Enable()
4455 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Alignment_Enable()
4482 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_ForceSync_Enable()
4484 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PVR_ForceSync_Enable()
4485 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_REC_AT_SYNC_DIS)); in HAL_TSP_PVR_ForceSync_Enable()
4504 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_DupPktCnt_Clear()
4505 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_DUP_PKT_CNT_CLR)); in HAL_TSP_DupPktCnt_Clear()
4507 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_DupPktCnt_Clear()
4508 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_DUP_PKT_CNT_CLR)); in HAL_TSP_DupPktCnt_Clear()
4522 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
4523 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
4527 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
4528 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
4536 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
4537 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
4541 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
4542 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
4563 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_AU_BD_Mode_Enable()
4564 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_BD_AUD_EN)); in HAL_TSP_AU_BD_Mode_Enable()
4567 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_AU_BD_Mode_Enable()
4568 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_BD_AUD_EN)); in HAL_TSP_AU_BD_Mode_Enable()
4579 _HAL_REG32_W(&_TspCtrl[0].REG_ONEWAY, in HAL_TSP_CMD_Run()
4580 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY), u32Config0)); in HAL_TSP_CMD_Run()
4591 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, (TSP_MCU_CMD_SCMSTS_GET | (MS_U32)(u8FltId & 0xFF))); in HAL_TSP_Get_PesScmb_Sts()
4592 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_PesScmb_Sts()
4593 return (MS_U8)(_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_PesScmb_Sts()
4598 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, (TSP_MCU_CMD_SCMSTS_GET | (MS_U32)(u8FltId & 0xFF))); in HAL_TSP_Get_TsScmb_Sts()
4599 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_TsScmb_Sts()
4600 return (MS_U8)(_HAL_REG32_R(&_TspCtrl[0].MCU_Data0) >> 8); in HAL_TSP_Get_TsScmb_Sts()
4841 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_TEI_COUNT_GET | u32PktSrc); in HAL_TSP_Get_SecTEI_PktCount()
4842 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_SecTEI_PktCount()
4843 return (_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_SecTEI_PktCount()
4848 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_TEI_COUNT_GET | TSP_MCU_CMD_TEI_COUNT_OPTION_RESET … in HAL_TSP_Reset_SecTEI_PktCount()
4849 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Reset_SecTEI_PktCount()
4855 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DISCONT_COUNT_GET | u32FltId); in HAL_TSP_Get_SecDisCont_PktCount()
4856 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_SecDisCont_PktCount()
4857 return (_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_SecDisCont_PktCount()
4862 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DISCONT_COUNT_GET | TSP_MCU_CMD_DISCONT_COUNT_OPTIO… in HAL_TSP_Reset_SecDisCont_PktCount()
4863 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Reset_SecDisCont_PktCount()