1744 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PVR1_SRC_MASK)| (u…  in HAL_TSP_PVR_Src_Select()
1747 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PVR2_SRC_MASK)| (u…  in HAL_TSP_PVR_Src_Select()
1773     u32Src = 1 << ((_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & TSP_PVR1_SRC_MASK) >> TSP_PVR1_SRC_SHIFT);  in HAL_TSP_PVR_StartingEngs_Get()
1779     u32Src = 1 << ((_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & TSP_PVR2_SRC_MASK) >> TSP_PVR2_SRC_SHIFT);  in HAL_TSP_PVR_StartingEngs_Get()
2491 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (TS…  in HAL_TSP_PS_Path_Enable()
2509 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (TS…  in HAL_TSP_PS_Path_Enable()
2527 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (T…  in HAL_TSP_PS_Path_Enable()
2542 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (…  in HAL_TSP_PS_Path_Enable()
2629 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (u3…  in HAL_TSP_AVFIFO_Src_Select()
2632 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (u…  in HAL_TSP_AVFIFO_Src_Select()
2635 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (u3…  in HAL_TSP_AVFIFO_Src_Select()
2638 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (…  in HAL_TSP_AVFIFO_Src_Select()
3005     _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_SelSrc()
3006 …      (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PCR0_SRC_MASK) | (u32Src << TSP_PCR0_SRC_SHIFT));  in HAL_TSP_HWPcr_SelSrc()
3021         _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_Reset()
3022                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value));  in HAL_TSP_HWPcr_Reset()
3026         _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_Reset()
3027                 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value));  in HAL_TSP_HWPcr_Reset()
3047     _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_Read()
3048             SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask));  in HAL_TSP_HWPcr_Read()
3055     _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_Read()
3056             RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask));  in HAL_TSP_HWPcr_Read()