Lines Matching refs:u32flag
1606 MS_U32 u32flag = 0; in HAL_TSP_PVR_All() local
1618 u32flag = TSP_REC_ALL_OLD; in HAL_TSP_PVR_All()
1621 u32flag = TSP_PVR1_REC_ALL_EN; in HAL_TSP_PVR_All()
1623 u32flag |= TSP_REC_NULL; in HAL_TSP_PVR_All()
1630 u32flag = TSP_PVR2_REC_ALL_EN; in HAL_TSP_PVR_All()
1632 u32flag |= TSP_REC_NULL; in HAL_TSP_PVR_All()
1640 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_All()
1644 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_All()
1650 MS_U32 u32flag = 0; in HAL_TSP_PVR_BypassHeader_En() local
1655 u32flag = TSP_PVR_PID_BYPASS; in HAL_TSP_PVR_BypassHeader_En()
1658 u32flag = TSP_PVR_PID_BYPASS2; in HAL_TSP_PVR_BypassHeader_En()
1666 _HAL_REG32_W(&_TspCtrl[0].reg15b4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1670 … _HAL_REG32_W(&_TspCtrl[0].reg15b4, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1752 MS_U32 u32flag = 0; in HAL_TSP_PVR_WaitFlush() local
1759 u32flag = TSP_HW_CFG4_PVR_FLUSH; in HAL_TSP_PVR_WaitFlush()
1764 u32flag = TSP_PVR2_STR2MIU_RST_WADR; in HAL_TSP_PVR_WaitFlush()
1771 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_WaitFlush()
1772 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_WaitFlush()
4486 MS_U32 u32flag = 0; in HAL_TSP_VQueue_Reset() local
4493 u32flag = TSP_VQ0_RESET; in HAL_TSP_VQueue_Reset()
4497 u32flag = TSP_VQ1_RESET; in HAL_TSP_VQueue_Reset()
4501 u32flag = TSP_VQ2_RESET; in HAL_TSP_VQueue_Reset()
4505 u32flag = TSP_VQ3_RESET; in HAL_TSP_VQueue_Reset()
4509 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_Reset()
4510 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_Reset()
4516 MS_U32 u32flag = 0; in HAL_TSP_VQueue_OverflowInt_En() local
4523 u32flag = TSP_VQ0_OVERFLOW_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
4527 u32flag = TSP_VQ1_OVF_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
4531 u32flag = TSP_VQ2_OVF_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
4535 u32flag = TSP_VQ3_OVF_INT_EN; in HAL_TSP_VQueue_OverflowInt_En()
4541 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_OverflowInt_En()
4546 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_OverflowInt_En()
4554 MS_U32 u32flag = 0; in HAL_TSP_VQueue_Clr_OverflowInt() local
4562 u32flag = TSP_VQ0_CLR_OVERFLOW_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
4566 u32flag = TSP_VQ1_CLR_OVF_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
4570 u32flag = TSP_VQ2_CLR_OVF_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
4574 u32flag = TSP_VQ3_CLR_OVF_INT; in HAL_TSP_VQueue_Clr_OverflowInt()
4579 _HAL_REG32_W(pReg, u32data | u32flag); in HAL_TSP_VQueue_Clr_OverflowInt()
4580 _HAL_REG32_W(pReg, u32data & ~u32flag); in HAL_TSP_VQueue_Clr_OverflowInt()
4828 MS_U32 u32flag = 0; in HAL_TSP_PVR_Alignment_Enable() local
4834 u32flag = TSP_PVR1_ALIGN_EN; in HAL_TSP_PVR_Alignment_Enable()
4838 u32flag = TSP_PVR2_PVR_ALIGN_EN; in HAL_TSP_PVR_Alignment_Enable()
4846 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_Alignment_Enable()
4850 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_Alignment_Enable()
4858 MS_U32 u32flag = 0; in HAL_TSP_PVR_ForceSync_Enable() local
4865 u32flag = TSP_REC_AT_SYNC_DIS; in HAL_TSP_PVR_ForceSync_Enable()
4873 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_ForceSync_Enable()
4877 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_ForceSync_Enable()