Lines Matching refs:pReg
818 REG32* pReg = pRegStart; in HAL_TSP_SaveFltState() local
819 while (pReg < pRegEnd) in HAL_TSP_SaveFltState()
821 _u32SecFltBuf[j] = HAL_REG32_IndR(pReg); in HAL_TSP_SaveFltState()
823 pReg++; in HAL_TSP_SaveFltState()
855 REG32* pReg = pRegStart; in HAL_TSP_RestoreFltState() local
856 while (pReg < pRegEnd) in HAL_TSP_RestoreFltState()
858 HAL_REG32_IndW(pReg, _u32SecFltBuf[j]); in HAL_TSP_RestoreFltState()
860 pReg++; in HAL_TSP_RestoreFltState()
1605 REG32 *pReg = 0; in HAL_TSP_PVR_All() local
1616 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1629 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1640 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_All()
1644 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_All()
1750 REG32 *pReg = 0; in HAL_TSP_PVR_WaitFlush() local
1758 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1763 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1771 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_WaitFlush()
1772 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_WaitFlush()
2228 REG32* pReg = NULL; in HAL_TSP_SelPad_ExtSync() local
2243 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_ExtSync()
2247 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_ExtSync()
2251 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_SelPad_ExtSync()
2270 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32ExtSync)); in HAL_TSP_SelPad_ExtSync()
2274 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32ExtSync)); in HAL_TSP_SelPad_ExtSync()
2280 REG32* pReg = NULL; in HAL_TSP_SelPad_Parl() local
2295 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_Parl()
2299 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_Parl()
2303 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_SelPad_Parl()
2322 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32Parl)); in HAL_TSP_SelPad_Parl()
2326 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32Parl)); in HAL_TSP_SelPad_Parl()
2400 REG32* pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap() local
2415 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2419 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2423 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_Parl_BitOrderSwap()
2442 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32Invert)); in HAL_TSP_Parl_BitOrderSwap()
2446 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32Invert)); in HAL_TSP_Parl_BitOrderSwap()
2771 REG32* pReg = NULL; in HAL_TSP_Flush_AV_FIFO() local
2777 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2781 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2785 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2789 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2796 _HAL_REG32_W(pReg, in HAL_TSP_Flush_AV_FIFO()
2797 SET_FLAG1(_HAL_REG32_R(pReg), u32Flag)); in HAL_TSP_Flush_AV_FIFO()
2801 _HAL_REG32_W(pReg, in HAL_TSP_Flush_AV_FIFO()
2802 RESET_FLAG1(_HAL_REG32_R(pReg), u32Flag)); in HAL_TSP_Flush_AV_FIFO()
3166 REG32* pReg = NULL; in HAL_TSP_TEI_RemoveErrorPkt() local
3172 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3176 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3180 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3184 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_TEI_RemoveErrorPkt()
3192 _HAL_REG32_W(pReg,SET_FLAG1(_HAL_REG32_R(pReg), u32Flag)); in HAL_TSP_TEI_RemoveErrorPkt()
3194 _HAL_REG32_W(pReg,RESET_FLAG1(_HAL_REG32_R(pReg), u32Flag)); in HAL_TSP_TEI_RemoveErrorPkt()
4094 REG32 *pReg = 0; in HAL_TSP_PVR_PacketMode() local
4101 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_PVR_PacketMode()
4105 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_PacketMode()
4112 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32Flag)); in HAL_TSP_PVR_PacketMode()
4116 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32Flag)); in HAL_TSP_PVR_PacketMode()
4411 REG32 *pReg = 0; in HAL_TSP_SetVQBuffer() local
4418 pReg = &(_TspCtrl[0].VQ0_BASE); in HAL_TSP_SetVQBuffer()
4421 pReg = &(_TspCtrl[0].VQ1_Base); in HAL_TSP_SetVQBuffer()
4424 pReg = &(_TspCtrl[0].VQ2_Base); in HAL_TSP_SetVQBuffer()
4427 pReg = &(_TspCtrl[0].VQ3_BASE); in HAL_TSP_SetVQBuffer()
4430 _HAL_REG32_W(pReg, (MS_U32)((phyBaseAddr-phyVqBufOffset) >> MIU_BUS)); in HAL_TSP_SetVQBuffer()
4436 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
4439 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
4442 pReg = &(_TspCtrl[0].VQ2_Config); in HAL_TSP_SetVQBuffer()
4445 pReg = &(_TspCtrl[0].VQ3_Config); in HAL_TSP_SetVQBuffer()
4449 _HAL_REG32_W(pReg, (_HAL_REG32_R(pReg) & ~TSP_VQ0_SIZE_208PK_MASK) in HAL_TSP_SetVQBuffer()
4485 REG32 *pReg = &_TspCtrl[0].VQ0_BASE; in HAL_TSP_VQueue_Reset() local
4492 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
4496 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
4500 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_Reset()
4504 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Reset()
4509 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_Reset()
4510 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_Reset()
4515 REG32 *pReg = &_TspCtrl[0].VQ0_BASE; in HAL_TSP_VQueue_OverflowInt_En() local
4522 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
4526 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
4530 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_OverflowInt_En()
4534 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_OverflowInt_En()
4541 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_OverflowInt_En()
4546 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_VQueue_OverflowInt_En()
4553 REG32 *pReg = 0; in HAL_TSP_VQueue_Clr_OverflowInt() local
4561 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
4565 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
4569 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
4573 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
4577 u32data = _HAL_REG32_R(pReg); in HAL_TSP_VQueue_Clr_OverflowInt()
4579 _HAL_REG32_W(pReg, u32data | u32flag); in HAL_TSP_VQueue_Clr_OverflowInt()
4580 _HAL_REG32_W(pReg, u32data & ~u32flag); in HAL_TSP_VQueue_Clr_OverflowInt()
4781 REG32 *pReg = 0; in HAL_TSP_MOBF_Select() local
4790 pReg = &_TspCtrl[0].MOBF_PVR1_Index; in HAL_TSP_MOBF_Select()
4791 u32value = (_HAL_REG32_R(pReg) & ~TSP_MOBF_PVR1_INDEX0_MASK) | in HAL_TSP_MOBF_Select()
4795 pReg = &_TspCtrl[0].MOBF_PVR2_Index; in HAL_TSP_MOBF_Select()
4796 u32value = (_HAL_REG32_R(pReg) & ~TSP_MOBF_PVR2_INDEX0_MASK) | in HAL_TSP_MOBF_Select()
4820 _HAL_REG32_W(pReg, u32value); in HAL_TSP_MOBF_Select()
4827 REG32 *pReg = 0; in HAL_TSP_PVR_Alignment_Enable() local
4833 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_Alignment_Enable()
4837 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Alignment_Enable()
4846 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_Alignment_Enable()
4850 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_Alignment_Enable()
4857 REG32 *pReg = 0; in HAL_TSP_PVR_ForceSync_Enable() local
4864 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_ForceSync_Enable()
4873 _HAL_REG32_W(pReg, RESET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_ForceSync_Enable()
4877 _HAL_REG32_W(pReg, SET_FLAG1(_HAL_REG32_R(pReg), u32flag)); in HAL_TSP_PVR_ForceSync_Enable()
5003 REG16 *pReg = 0; in _HAL_TSP_Get_PktCnt() local
5009 pReg = &_TspCtrl4[0].PktCnt_video; in _HAL_TSP_Get_PktCnt()
5013 pReg = &_TspCtrl4[0].PktCnt_aud; in _HAL_TSP_Get_PktCnt()
5017 pReg = &_TspCtrl4[0].PktCnt_v3d; in _HAL_TSP_Get_PktCnt()
5021 pReg = &_TspCtrl4[0].PktCnt_audB; in _HAL_TSP_Get_PktCnt()
5037 u32PktCnt = (MS_U32)(_HAL_REG16_R(pReg)); in _HAL_TSP_Get_PktCnt()