Lines Matching refs:_TspCtrl
122 static REG_Ctrl* _TspCtrl = NULL; variable
470 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
471 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
474 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
475 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
478 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in _HAL_TSP_tsif_select()
479 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in _HAL_TSP_tsif_select()
768 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32mask); in _HAL_TSP_CMD_Write_HWPCR_Reg()
769 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, u32data); in _HAL_TSP_CMD_Write_HWPCR_Reg()
770 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_HWPCR_REG_SET); in _HAL_TSP_CMD_Write_HWPCR_Reg()
772 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in _HAL_TSP_CMD_Write_HWPCR_Reg()
910 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ORAcess_Optimize()
911 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_OPT_ORACESS_TIMING)); in HAL_TSP_ORAcess_Optimize()
915 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ORAcess_Optimize()
916 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_OPT_ORACESS_TIMING)); in HAL_TSP_ORAcess_Optimize()
926 …_HAL_REG32_W(&_TspCtrl[0].CA_CTRL, (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & ~TSP_CA0_CTRL_MASK) | (u3… in HAL_TSP_CSA_Set_ScrmPath()
929 …_HAL_REG32_W(&_TspCtrl[0].CA_CTRL, (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & ~TSP_CA1_CTRL_MASK) | (u3… in HAL_TSP_CSA_Set_ScrmPath()
941 return (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & TSP_CA0_CTRL_MASK); in HAL_TSP_CSA_Get_ScrmPath()
943 return (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & TSP_CA1_CTRL_MASK); in HAL_TSP_CSA_Get_ScrmPath()
1182 return _HAL_REG32_R(&_TspCtrl[0].SwInt_Stat); in HAL_TSP_SW_INT_STATUS()
1229 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_NMATCH | u32SecFltId); in HAL_TSP_SecFlt_SetNMask()
1231 while (0UL != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetNMask()
1289 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_VER_RESET | u32SecFltId); in HAL_TSP_SecFlt_VerReset()
1290 while (0UL != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_VerReset()
1298 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SecFlt_SetDataAddr()
1299 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetDataAddr()
1302 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SecFlt_SetDataAddr()
1303 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetDataAddr()
1402 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_TsDma_SetDelay()
1403 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_FILEIN_BYTETIMER_ENABLE)); in HAL_TSP_TsDma_SetDelay()
1407 _HAL_REG32_W(&_TspCtrl[0].TsFileIn_Timer, (u32Delay & TSP_FILE_TIMER_MASK)); in HAL_TSP_TsDma_SetDelay()
1408 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_TsDma_SetDelay()
1409 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_FILEIN_BYTETIMER_ENABLE)); in HAL_TSP_TsDma_SetDelay()
1417 _HAL_REG32_W(&_TspCtrl[0].TsDma_Addr, (MS_U32)(phyStreamAddr-_phyFIBufMiuOffset)); in HAL_TSP_CmdQ_TsDma_SetAddr()
1422 _HAL_REG32_W(&_TspCtrl[0].TsDma_Size, u32StreamSize); in HAL_TSP_CmdQ_TsDma_SetSize()
1432 _HAL_REG32_W(&_TspCtrl[0].TsDma_Ctrl_CmdQ, TSP_TSDMA_CTRL_START); in HAL_TSP_CmdQ_TsDma_Start()
1437 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_TsDma_Pause()
1438 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_TsDma_Pause()
1443 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_TsDma_Resume()
1444 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_TsDma_Resume()
1449 return (HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ), TSP_TSDMA_CTRL_START) | in HAL_TSP_CmdQ_TsDma_GetState()
1450 (MS_U32)HAS_FLAG(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_CmdQ_TsDma_GetState()
1455 …return (TSP_CMDQ_SIZE - ((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_CNT_MASK)>>TSP_CMD… in HAL_TSP_CmdQ_EmptyCount()
1468 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, in HAL_TSP_SetCtrlMode()
1469 (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl) & ~(TSP_CTRL_CPU_EN | in HAL_TSP_SetCtrlMode()
1476 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, in HAL_TSP_SetCtrlMode()
1477 (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl) & ~(TSP_CTRL_CPU_EN | in HAL_TSP_SetCtrlMode()
1506 …_HAL_REG32_W(&_TspCtrl[0].TsRec_Head, ((MS_U32)((phyBufStart0-_phyPVRBufMiuOffset[0])>> MIU_BUS)) … in HAL_TSP_PVR_SetBuffer()
1507 …_HAL_REG32_W(&_TspCtrl[0].TsRec_Tail, ((MS_U32)((phyBufEnd-_phyPVRBufMiuOffset[0])>> MIU_BUS)) & T… in HAL_TSP_PVR_SetBuffer()
1528 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_PVR_SetBuffer()
1529 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_PVR1_PINGPONG)); in HAL_TSP_PVR_SetBuffer()
1533 …_HAL_REG32_W(&_TspCtrl[0].Str2mi_head1_pvr2, (MS_U32)(((phyBufStart0-_phyPVRBufMiuOffset[1])>> MIU… in HAL_TSP_PVR_SetBuffer()
1534 …_HAL_REG32_W(&_TspCtrl[0].Str2mi_tail1_pvr2, (MS_U32)(((phyBufEnd-_phyPVRBufMiuOffset[1])>> MIU_BU… in HAL_TSP_PVR_SetBuffer()
1535 …_HAL_REG32_W(&_TspCtrl[0].Str2mi_head2_pvr2, (MS_U32)(((phyBufStart1-_phyPVRBufMiuOffset[1])>> MIU… in HAL_TSP_PVR_SetBuffer()
1537 …_HAL_REG32_W(&_TspCtrl[0].Str2mi_tail2_pvr2, (MS_U32)(((phyBufEnd-_phyPVRBufMiuOffset[1])>> MIU_BU… in HAL_TSP_PVR_SetBuffer()
1539 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_PVR_SetBuffer()
1540 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_REG_PINGPONG_EN)); in HAL_TSP_PVR_SetBuffer()
1562 pRegBurstLen = &_TspCtrl[0].reg15b4; in HAL_TSP_PVR_Enable()
1565 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1567 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1571 pRegBurstLen = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1574 pRegPVREn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1576 pRegTSIFEn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1616 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1629 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1666 _HAL_REG32_W(&_TspCtrl[0].reg15b4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1670 … _HAL_REG32_W(&_TspCtrl[0].reg15b4, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1678 _HAL_REG32_W(&_TspCtrl[0].reg163C, in HAL_TSP_SetPKTSize()
1679 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg163C), (TSP_PKT130_EN | TSP_PKT130_TEI_EN))); in HAL_TSP_SetPKTSize()
1684 _HAL_REG32_W(&_TspCtrl[0].reg163C, in HAL_TSP_SetPKTSize()
1685 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg163C), (TSP_PKT130_EN | TSP_PKT130_TEI_EN))); in HAL_TSP_SetPKTSize()
1687 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPKTSize()
1688 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_SetPKTSize()
1692 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1693 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, (_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein)&~TSP_PKT_… in HAL_TSP_SetPKTSize()
1702 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_PKT1… in HAL_TSP_FileIn_192BlockScheme_En()
1706 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_PKT… in HAL_TSP_FileIn_192BlockScheme_En()
1714 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_SYST… in HAL_TSP_STC64_Mode_En()
1718 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_SYS… in HAL_TSP_STC64_Mode_En()
1728 _HAL_REG32_W(&_TspCtrl[0].CH_BW_CTRL, in HAL_TSP_PVR_GetBufWrite()
1729 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].CH_BW_CTRL), TSP_CH_BW_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1733 u32value = _HAL_REG32_R(&_TspCtrl[0].TsRec_Mid_PVR1_WPTR); in HAL_TSP_PVR_GetBufWrite()
1736 u32value = _HAL_REG32_R(&_TspCtrl[0].Str2mi_mid1_wptr_pvr2); in HAL_TSP_PVR_GetBufWrite()
1741 _HAL_REG32_W(&_TspCtrl[0].CH_BW_CTRL, in HAL_TSP_PVR_GetBufWrite()
1742 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].CH_BW_CTRL), TSP_CH_BW_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1758 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1763 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1781 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PVR1_SRC_MASK)| (u… in HAL_TSP_PVR_Src_Select()
1784 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PVR2_SRC_MASK)| (u… in HAL_TSP_PVR_Src_Select()
1810 … u32Src = 1UL << ((_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & TSP_PVR1_SRC_MASK) >> TSP_PVR1_SRC_SHIFT); in HAL_TSP_PVR_StartingEngs_Get()
1813 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1816 … u32Src = 1UL << ((_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & TSP_PVR2_SRC_MASK) >> TSP_PVR2_SRC_SHIFT); in HAL_TSP_PVR_StartingEngs_Get()
1819 if(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) in HAL_TSP_PVR_StartingEngs_Get()
1830 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
1834 return ((_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) > 0); in HAL_TSP_PVR_IsEnabled()
2243 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_ExtSync()
2247 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_ExtSync()
2251 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_SelPad_ExtSync()
2295 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_Parl()
2299 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_Parl()
2303 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_SelPad_Parl()
2400 REG32* pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2415 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2419 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2423 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_Parl_BitOrderSwap()
2590 _HAL_REG32_W(&_TspCtrl[0].Cpu_Base, 0UL/*u32FwAddrPhys >> 3*/); // 16 bytes address unit in _HAL_TSP_FW_load()
2602 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl, u32DnldCtrl); in _HAL_TSP_FW_load()
2603 …_HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, (_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2) & ~TSP_DMA_RADDR_MSB_… in _HAL_TSP_FW_load()
2604 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2605 … RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START| TSP_CTRL_DNLD_DONE)); in _HAL_TSP_FW_load()
2606 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2607 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START)); in _HAL_TSP_FW_load()
2608 while (!HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_DONE));//printf("."); in _HAL_TSP_FW_load()
2609 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2610 … RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START| TSP_CTRL_DNLD_DONE)); in _HAL_TSP_FW_load()
2613 u32Value = _HAL_REG32_R(&_TspCtrl[0].Qmem_Imask) | _TSP_QMEM_I_MASK; in _HAL_TSP_FW_load()
2614 _HAL_REG32_W(&_TspCtrl[0].Qmem_Imask, u32Value); in _HAL_TSP_FW_load()
2618 _HAL_REG32_W(&_TspCtrl[0].Qmem_Ibase, in _HAL_TSP_FW_load()
2619 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Ibase), _TSP_QMEM_I_ADDR_HIT)); in _HAL_TSP_FW_load()
2623 _HAL_REG32_W(&_TspCtrl[0].Qmem_Ibase, _TSP_QMEM_I_ADDR_MISS); in _HAL_TSP_FW_load()
2624 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2625 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_ICACHE_EN)); in _HAL_TSP_FW_load()
2628 u32Value = _HAL_REG32_R(&_TspCtrl[0].Qmem_Dmask) | _TSP_QMEM_D_MASK; in _HAL_TSP_FW_load()
2629 _HAL_REG32_W(&_TspCtrl[0].Qmem_Dmask, u32Value); in _HAL_TSP_FW_load()
2631 u32Value = _HAL_REG32_R(&_TspCtrl[0].Qmem_Dbase) | _TSP_QMEM_D_ADDR_HIT; in _HAL_TSP_FW_load()
2632 _HAL_REG32_W(&_TspCtrl[0].Qmem_Dbase, u32Value); in _HAL_TSP_FW_load()
2650 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_filein_enable()
2651 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_filein_enable()
2660 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_filein_enable()
2661 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_filein_enable()
2670 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Disable()
2671 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Disable()
2672 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Disable()
2673 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Disable()
2674 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Disable()
2675 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Disable()
2683 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_VID_EN) == 0) in HAL_TSP_PS_Path_Enable()
2685 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2686 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_AUD_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2687 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2688 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2690 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2691 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_VID_EN)); in HAL_TSP_PS_Path_Enable()
2693 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (TS… in HAL_TSP_PS_Path_Enable()
2701 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD_EN) == 0) in HAL_TSP_PS_Path_Enable()
2703 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2704 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2705 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2706 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2708 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2709 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD_EN)); in HAL_TSP_PS_Path_Enable()
2711 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (TS… in HAL_TSP_PS_Path_Enable()
2719 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD2_EN) == 0) in HAL_TSP_PS_Path_Enable()
2721 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2722 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN))); in HAL_TSP_PS_Path_Enable()
2723 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2724 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2726 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2727 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD2_EN)); in HAL_TSP_PS_Path_Enable()
2729 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (T… in HAL_TSP_PS_Path_Enable()
2737 if((_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2) & TSP_PS_VID3D_EN) == 0) in HAL_TSP_PS_Path_Enable()
2739 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2740 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2742 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2743 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2745 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (… in HAL_TSP_PS_Path_Enable()
2753 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2754 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2755 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2756 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2757 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Enable()
2758 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Enable()
2765 return (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl)); in HAL_TSP_GetCtrlMode()
2777 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2781 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2785 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2789 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2811 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_VFIFO_STATUS) >> TSP_VFIFO_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
2813 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_AFIFO_STATUS) >> TSP_AFIFO_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
2815 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_AFIFOB_STATUS) >> TSP_AFIFOB_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
2817 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_VFIFO3D_STATUS) >> TSP_VFIFO3D_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
2830 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (u3… in HAL_TSP_AVFIFO_Src_Select()
2833 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (u… in HAL_TSP_AVFIFO_Src_Select()
2836 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (u3… in HAL_TSP_AVFIFO_Src_Select()
2839 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (… in HAL_TSP_AVFIFO_Src_Select()
2874 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD_B… in HAL_TSP_AVFIFO_Block_Disable()
2877 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUDB_… in HAL_TSP_AVFIFO_Block_Disable()
2880 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V_BLO… in HAL_TSP_AVFIFO_Block_Disable()
2883 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V3D_B… in HAL_TSP_AVFIFO_Block_Disable()
2892 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD… in HAL_TSP_AVFIFO_Block_Disable()
2895 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD… in HAL_TSP_AVFIFO_Block_Disable()
2898 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V_B… in HAL_TSP_AVFIFO_Block_Disable()
2901 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V3D… in HAL_TSP_AVFIFO_Block_Disable()
2916 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
2917 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF_Enable()
2920 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
2921 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF_Enable()
2924 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_TSIF_Enable()
2925 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in HAL_TSP_TSIF_Enable()
2939 …_HAL_REG32_W(&_TspCtrl[0].reg15b4, (_HAL_REG32_R(&_TspCtrl[0].reg15b4) & ~TSP_MATCH_PID_SRC_MASK)|… in HAL_TSP_SelMatchPidSrc()
2948 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) & ~(TSP_HW_CFG2_PIDFL… in HAL_TSP_PidFlt_Src_Select()
2951 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) & ~(TSP_HW_CFG2_PIDFL… in HAL_TSP_PidFlt_Src_Select()
2954 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) | (TSP_HW_CFG2_PIDFLT… in HAL_TSP_PidFlt_Src_Select()
2957 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) | (TSP_HW_CFG2_PIDFLT… in HAL_TSP_PidFlt_Src_Select()
2967 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_TSP_Ind_Enable()
2968 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_TSP_Ind_Enable()
2973 return (MS_U32)(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat) & TSP_HWINT_STATUS_MASK); in HAL_TSP_HW_INT_STATUS()
2978 return (MS_U32)(_HAL_REG16_R(&_TspCtrl[0].SwInt_Stat1_L) & TSP_HWINT2_STATUS_MASK); in HAL_TSP_HW_INT2_STATUS()
2985 _TspCtrl = (REG_Ctrl*)(_virtRegBase + REG_CTRL_BASE); in HAL_TSP_SetBank()
2996 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, 0); in HAL_TSP_Reset()
3013 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_HwPatch()
3014 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE… in HAL_TSP_HwPatch()
3020 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_HwPatch()
3021 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_STANDBY)); in HAL_TSP_HwPatch()
3024 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_HwPatch()
3025 _HAL_REG32_R(&_TspCtrl[0].reg15b4)|(TSP_PVR_PID_BYPASS|TSP_PVR_PID_BYPASS2)); in HAL_TSP_HwPatch()
3029 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
3030 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), in HAL_TSP_HwPatch()
3034 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_HwPatch()
3035 _HAL_REG32_R(&_TspCtrl[0].reg160C)|(TSP_RM_DMA_GLITCH|/*TSP_DOUBLE_BUF_DESC|*/ in HAL_TSP_HwPatch()
3039 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_HwPatch()
3040 …_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_SEC_DMA_BURST_EN | TSP_REMOVE_DUP_AV_PKT | TSP_H… in HAL_TSP_HwPatch()
3044 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_HwPatch()
3045 _HAL_REG32_R(&_TspCtrl[0].PVR2_Config)|(TSP_PVR2_PVR_ALIGN_EN | in HAL_TSP_HwPatch()
3054 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_HwPatch()
3055 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_HwPatch()
3057 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | (TSP_SYS… in HAL_TSP_HwPatch()
3093 …_HAL_REG32_W(&_TspCtrl[0].DMAW_ERR_WADDR_SRC_SEL, _HAL_REG32_R(&_TspCtrl[0].DMAW_ERR_WADDR_SRC_SEL… in HAL_TSP_HwPatch()
3103 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
3104 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
3105 …_HAL_REG32_W(&_TspCtrl[0].VQ2_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ2_Config) & ~TSP_VQ2_FORCEFIRE_… in HAL_TSP_HwPatch()
3106 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_FORCEFIRE_… in HAL_TSP_HwPatch()
3126 _HAL_REG32_W(&_TspCtrl[0].ORZ_DMAW_LBND, lbnd); in HAL_TSP_OrzWriteProtect_Enable()
3127 _HAL_REG32_W(&_TspCtrl[0].ORZ_DMAW_UBND, ubnd); in HAL_TSP_OrzWriteProtect_Enable()
3128 … _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) | TSP_ORZ_DMAW_PROT_EN); in HAL_TSP_OrzWriteProtect_Enable()
3132 … _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) & ~TSP_ORZ_DMAW_PROT_EN); in HAL_TSP_OrzWriteProtect_Enable()
3140 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_REMO… in HAL_TSP_RemoveDupAVPkt()
3144 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_REM… in HAL_TSP_RemoveDupAVPkt()
3154 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_RemoveDupAVFifoPkt()
3155 _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | u32Flag[u32StreamId]); in HAL_TSP_RemoveDupAVFifoPkt()
3159 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_RemoveDupAVFifoPkt()
3160 _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~u32Flag[u32StreamId]); in HAL_TSP_RemoveDupAVFifoPkt()
3172 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3176 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3180 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3184 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_TEI_RemoveErrorPkt()
3231 u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config0); in HAL_TSP_GetTSIF_Status()
3238 u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config2); in HAL_TSP_GetTSIF_Status()
3245 u32data = _HAL_REG32_R(&_TspCtrl[0].PVR2_Config); in HAL_TSP_GetTSIF_Status()
3258 MS_U32 u32data = _HAL_REG32_R(&_TspCtrl[0].Idr_Read1); in HAL_TSP_Check_FIFO_Overflow()
3287 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_SelSrc()
3288 … (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PCR0_SRC_MASK) | (u32Src << TSP_PCR0_SRC_SHIFT)); in HAL_TSP_HWPcr_SelSrc()
3292 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_SelSrc()
3293 … (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PCR1_SRC_MASK) | (u32Src << TSP_PCR1_SRC_SHIFT)); in HAL_TSP_HWPcr_SelSrc()
3317 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Reset()
3318 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value)); in HAL_TSP_HWPcr_Reset()
3322 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Reset()
3323 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value)); in HAL_TSP_HWPcr_Reset()
3344 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Read()
3345 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask)); in HAL_TSP_HWPcr_Read()
3349 *pu32Pcr = _HAL_REG32_R(&_TspCtrl[0].HWPCR0_L); in HAL_TSP_HWPcr_Read()
3350 *pu32Pcr_32 = _HAL_REG32_R(&_TspCtrl[0].HWPCR0_H) & 0x00000001UL; in HAL_TSP_HWPcr_Read()
3354 *pu32Pcr = _HAL_REG32_R(&_TspCtrl[0].HWPCR1_L); in HAL_TSP_HWPcr_Read()
3355 *pu32Pcr_32 = _HAL_REG32_R(&_TspCtrl[0].HWPCR1_H) & 0x00000001UL; in HAL_TSP_HWPcr_Read()
3360 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Read()
3361 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask)); in HAL_TSP_HWPcr_Read()
3439 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3440 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_64bit_PCR2_ld)); in HAL_TSP_STC_Update_Disable()
3444 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3445 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_cnt_33b_ld)); in HAL_TSP_STC_Update_Disable()
3452 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3453 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_64bit_PCR2_ld)); in HAL_TSP_STC_Update_Disable()
3457 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3458 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_cnt_33b_ld)); in HAL_TSP_STC_Update_Disable()
3467 return (_HAL_REG32_R(&_TspCtrl[0].PCR64_2_L)); in HAL_TSP_GetSTC()
3470 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64)) in HAL_TSP_GetSTC()
3474 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].TsRec_Tail2_Pcr1) & TSP_PCR64_L16_MASK) >> TSP_PCR64_L16_SHFT; in HAL_TSP_GetSTC()
3475 u32temp |= ((_HAL_REG32_R(&_TspCtrl[0].Pcr1) & 0xFFFFUL) << 16UL); in HAL_TSP_GetSTC()
3490 return (_HAL_REG32_R(&_TspCtrl[0].PCR64_2_H)); in HAL_TSP_GetSTC_32()
3493 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64)) in HAL_TSP_GetSTC_32()
3497 u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr1) >> 16UL)& 0xFFFFUL; in HAL_TSP_GetSTC_32()
3498 u32temp |= (((_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & TSP_PCR64_H16_MASK) & 0xFFFFUL) << 16UL); in HAL_TSP_GetSTC_32()
3511 _HAL_REG32_W(&_TspCtrl[0].PCR64_2_L, u32STC); in HAL_TSP_SetSTC()
3512 _HAL_REG32_W(&_TspCtrl[0].PCR64_2_H, u32STC_32); in HAL_TSP_SetSTC()
3516 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64)) in HAL_TSP_SetSTC()
3521 (_HAL_REG32_R(&_TspCtrl[0].TsRec_Tail2_Pcr1) & ~TSP_PCR64_L16_MASK); in HAL_TSP_SetSTC()
3522 _HAL_REG32_W(&_TspCtrl[0].TsRec_Tail2_Pcr1, u32temp); in HAL_TSP_SetSTC()
3525 _HAL_REG32_W(&_TspCtrl[0].Pcr1, u32temp); in HAL_TSP_SetSTC()
3527 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & ~TSP_PCR64_H16_MASK) | ((u32STC_32 >> 16UL) & TSP_… in HAL_TSP_SetSTC()
3528 _HAL_REG32_W(&_TspCtrl[0].Pcr64_H, u32temp); in HAL_TSP_SetSTC()
3541 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SelectSTCEng()
3543 while(_HAL_REG32_R(&_TspCtrl[0].MCU_Cmd) != 0UL); in HAL_TSP_SelectSTCEng()
3553 _HAL_REG32_W(&_TspCtrl[0].PCR64_2_H, u32STC_32);
3557 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64))
3561 … u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr1) & ~ 0xFFFF0000UL) | ((u32STC_32 & 0xFFFFUL) << 16UL);
3562 _HAL_REG32_W(&_TspCtrl[0].Pcr1, u32temp);
3563 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & ~TSP_PCR64_H16_MASK) | ((u32STC_32 >> 16UL) & TSP_…
3564 _HAL_REG32_W(&_TspCtrl[0].Pcr64_H, u32temp);
3575 _HAL_REG32_W(&_TspCtrl[0].Pcr.ML, u32STC); in HAL_TSP_CmdQ_SetSTC()
3580 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01UL); in HAL_TSP_CmdQ_SetSTC_32()
3585 return (_HAL_REG32_R(&_TspCtrl[0].Pcr.ML)); in HAL_TSP_CmdQ_GetSTC()
3590 return (_HAL_REG32L_R(&_TspCtrl[0].Pcr.H32) & 0x01UL); in HAL_TSP_CmdQ_GetSTC_32()
3608 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Enable); in HAL_TSP_STC_UpdateCtrl()
3613 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32Cmd); in HAL_TSP_STC_UpdateCtrl()
3618 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32Cmd); in HAL_TSP_STC_UpdateCtrl()
3623 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_STC_UpdateCtrl()
3625 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_STC_UpdateCtrl()
3631 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_STC_UpdateCtrl()
3639 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_GetPcr()
3640 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_GetPcr()
3641 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_PCR_GET | (u32EngId << TSP_MCU_CMD_NMATCH_FLT_SHFT)… in HAL_TSP_GetPcr()
3644 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_GetPcr()
3646 *pu32Pcr = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_GetPcr()
3647 *pu32Pcr_32 = _HAL_REG32_R(&_TspCtrl[0].MCU_Data1); in HAL_TSP_GetPcr()
3648 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_GetPcr()
3649 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_GetPcr()
3655 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_GetPcr()
3661 if (_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_EMPTY) in HAL_TSP_CmdQ_IsEmpty()
3670 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_Disable()
3671 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xFF00, (MS_U16)(u32Mask>>8UL))); in HAL_TSP_Int_Disable()
3681 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_Enable()
3682 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xFF00UL, (MS_U16)(u32Mask>>8UL))); in HAL_TSP_Int_Enable()
3696 _HAL_REG32_W(&_TspCtrl[0].SwInt_Stat, 0); in HAL_TSP_Int_ClearSw()
3709 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_ClearHw()
3710 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xff00, (MS_U16)u32Mask)); in HAL_TSP_Int_ClearHw()
3720 return (((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_CNT_MASK)>>TSP_CMDQ_CNT_SHFT)); in HAL_TSP_CmdQ_CmdCount()
3725 _HAL_REG32_W(&_TspCtrl[0].TsDma_Ctrl_CmdQ, 0); in HAL_TSP_CmdQ_TsDma_Reset()
3736 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_CmdQ_Reset()
3737 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_CMDQ_RESET)); in HAL_TSP_CmdQ_Reset()
3738 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_CmdQ_Reset()
3739 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_CMDQ_RESET)); in HAL_TSP_CmdQ_Reset()
3753 if(_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_TSDMA_CTRL_DONE) in HAL_TSP_CmdQ_Reset()
3769 …_HAL_REG32_W(&_TspCtrl[0].reg160C, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RES… in HAL_TSP_CmdQ_Reset()
3770 …_HAL_REG32_W(&_TspCtrl[0].reg160C, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_R… in HAL_TSP_CmdQ_Reset()
3782 …return (MS_U8)((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_WR_LEVEL_MASK) >> TSP_CMDQ_W… in HAL_TSP_Get_CmdQFifoLevel()
3789 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_WbDmaEnable()
3790 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_TSP_WbDmaEnable()
3794 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_WbDmaEnable()
3795 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_TSP_WbDmaEnable()
3806 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
3807 …(_HAL_REG32_R(&_TspCtrl[0].reg15b4) & ~TSP_MATCH_PID_SRC_MASK) | (u32TSSrc << TSP_MATCH_PID_SRC_SH… in HAL_TSP_Scmb_Status()
3817 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
3818 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_MATCH_PID_LD)); in HAL_TSP_Scmb_Status()
3820 u32ScmbSts = HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TsPidScmbStatTsin), u32PIDFltMask); in HAL_TSP_Scmb_Status()
3822 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
3823 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_MATCH_PID_LD)); in HAL_TSP_Scmb_Status()
3884 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Alive()
3885 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_ALIVE); in HAL_TSP_Alive()
3888 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_Alive()
3890 u32Data = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_Alive()
3891 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Alive()
3897 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_Alive()
3922 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_FileIn_Set()
3923 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_FileIn_Set()
3927 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_FileIn_Set()
3928 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_FileIn_Set()
3935 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ResetTimeStamp()
3936 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RESET)); in HAL_TSP_ResetTimeStamp()
3937 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ResetTimeStamp()
3938 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RESET)); in HAL_TSP_ResetTimeStamp()
3949 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPVRTimeStamp()
3950 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
3951 u32lpcr = _HAL_REG32_R(&_TspCtrl[0].PVR1_LPcr1); in HAL_TSP_GetPVRTimeStamp()
3952 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPVRTimeStamp()
3953 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
3956 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_GetPVRTimeStamp()
3957 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
3958 u32lpcr = _HAL_REG32_R(&_TspCtrl[0].PVR2_LPCR1); in HAL_TSP_GetPVRTimeStamp()
3959 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_GetPVRTimeStamp()
3960 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
3973 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPVRTimeStamp()
3974 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
3975 _HAL_REG32_W(&_TspCtrl[0].PVR1_LPcr1,u32Stamp); in HAL_TSP_SetPVRTimeStamp()
3976 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPVRTimeStamp()
3977 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
3980 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_SetPVRTimeStamp()
3981 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
3982 _HAL_REG32_W(&_TspCtrl[0].PVR2_LPCR1,u32Stamp); in HAL_TSP_SetPVRTimeStamp()
3983 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_SetPVRTimeStamp()
3984 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
4005 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
4006 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
4010 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
4011 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
4020 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPlayBackTimeStamp()
4021 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_RLD)); in HAL_TSP_GetPlayBackTimeStamp()
4023 u32value = _HAL_REG32_R(&_TspCtrl[0].LPcr2); in HAL_TSP_GetPlayBackTimeStamp()
4025 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPlayBackTimeStamp()
4026 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_RLD)); in HAL_TSP_GetPlayBackTimeStamp()
4034 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPlayBackTimeStamp()
4035 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_WLD)); in HAL_TSP_SetPlayBackTimeStamp()
4036 _HAL_REG32_W(&_TspCtrl[0].LPcr2,u32Stamp); in HAL_TSP_SetPlayBackTimeStamp()
4037 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPlayBackTimeStamp()
4038 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_WLD)); in HAL_TSP_SetPlayBackTimeStamp()
4045 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPlayBackTimeStampClk()
4046 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
4050 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPlayBackTimeStampClk()
4051 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
4057 return _HAL_REG32_R(&_TspCtrl[0].TimeStamp_FileIn); in HAL_TSP_GetFileInTimeStamp()
4062 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_GetFilinReadAddr()
4063 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_FILEIN_RADDR_READ)); in HAL_TSP_GetFilinReadAddr()
4065 …*pphyReadAddr = ((MS_PHY)_HAL_REG32_R(&_TspCtrl[0].TsFileIn_RPtr) << MIU_BUS) + _phyFIBufMiuOffset; in HAL_TSP_GetFilinReadAddr()
4067 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_GetFilinReadAddr()
4068 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_FILEIN_RADDR_READ)); in HAL_TSP_GetFilinReadAddr()
4075 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_SetDMABurstLen()
4076 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SEC_DMA_BURST_EN)); in HAL_TSP_SetDMABurstLen()
4088 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_SetDMABurstLen()
4089 … _HAL_REG32_R(&_TspCtrl[0].Hw_Config4) | ((u32Len<<TSP_HW_DMA_MODE_SHIFT)&TSP_HW_DMA_MODE_MASK)); in HAL_TSP_SetDMABurstLen()
4101 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_PVR_PacketMode()
4105 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_PacketMode()
4127 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR1_… in HAL_TSP_PVR_Fifo_Block_Disable()
4130 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_… in HAL_TSP_PVR_Fifo_Block_Disable()
4141 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR… in HAL_TSP_PVR_Fifo_Block_Disable()
4144 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR… in HAL_TSP_PVR_Fifo_Block_Disable()
4159 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_ResetAll()
4160 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_ResetAll()
4161 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_ResetAll()
4162 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_ResetAll()
4163 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_ResetAll()
4164 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_ResetAll()
4166 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_ResetAll()
4167 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_ResetAll()
4168 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_ResetAll()
4169 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_ResetAll()
4170 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_ResetAll()
4171 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_ResetAll()
4384 _HAL_REG32_W(&_TspCtrl[0].PKT_CNT, (TSP_DBG_SEL_MASK&(u32dbgsel<<TSP_DBG_SEL_SHIFT))); in HAL_TSP_GetDBGPortInfo()
4385 return (_HAL_REG32_R(&_TspCtrl[0].TSP_Debug)&TSP_DEBUG_MASK); in HAL_TSP_GetDBGPortInfo()
4390 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
4391 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_VALID_FALLING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
4392 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
4393 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_SYNC_RISING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
4398 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_Reset_WB()
4399 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_Reset_WB()
4400 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_Reset_WB()
4401 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_Reset_WB()
4402 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_Reset_WB()
4403 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_Reset_WB()
4404 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_Reset_WB()
4405 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_Reset_WB()
4418 pReg = &(_TspCtrl[0].VQ0_BASE); in HAL_TSP_SetVQBuffer()
4421 pReg = &(_TspCtrl[0].VQ1_Base); in HAL_TSP_SetVQBuffer()
4424 pReg = &(_TspCtrl[0].VQ2_Base); in HAL_TSP_SetVQBuffer()
4427 pReg = &(_TspCtrl[0].VQ3_BASE); in HAL_TSP_SetVQBuffer()
4436 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
4439 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
4442 pReg = &(_TspCtrl[0].VQ2_Config); in HAL_TSP_SetVQBuffer()
4445 pReg = &(_TspCtrl[0].VQ3_Config); in HAL_TSP_SetVQBuffer()
4459 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
4460 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
4462 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
4463 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
4465 …_HAL_REG32_W(&_TspCtrl[0].VQ2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ2_Config), TSP_VQ2_RES… in HAL_TSP_VQueue_Enable()
4466 …_HAL_REG32_W(&_TspCtrl[0].VQ2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ2_Config), TSP_VQ2_R… in HAL_TSP_VQueue_Enable()
4468 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_RES… in HAL_TSP_VQueue_Enable()
4469 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_R… in HAL_TSP_VQueue_Enable()
4473 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_VQueue_Enable()
4474 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (TSP_VQ_EN/*|TSP_VQ2PINGPONG_EN*/))); in HAL_TSP_VQueue_Enable()
4478 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_VQueue_Enable()
4479 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_VQ_EN)); in HAL_TSP_VQueue_Enable()
4485 REG32 *pReg = &_TspCtrl[0].VQ0_BASE; in HAL_TSP_VQueue_Reset()
4492 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
4496 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
4500 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_Reset()
4504 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Reset()
4515 REG32 *pReg = &_TspCtrl[0].VQ0_BASE; in HAL_TSP_VQueue_OverflowInt_En()
4522 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
4526 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
4530 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_OverflowInt_En()
4534 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_OverflowInt_En()
4561 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
4565 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
4569 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
4573 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
4608 _HAL_REG32_W(&_TspCtrl[0].VQ_PIDFLT_CTRL, in HAL_TSP_Set_Req_VQ_RX_Threshold()
4609 (_HAL_REG32_R(&_TspCtrl[0].VQ_PIDFLT_CTRL) & ~TSP_REQ_VQ_RX_THRESHOLD_MASKE) | u32Value); in HAL_TSP_Set_Req_VQ_RX_Threshold()
4614 return (_HAL_REG32_R(&_TspCtrl[0].VQ_STATUS) & TSP_VQ_STATUS_MASK); in HAL_TSP_Get_VQStatus()
4635 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_VQBlock_Disable()
4636 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), u32Value)); in HAL_TSP_VQBlock_Disable()
4640 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_VQBlock_Disable()
4641 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), u32Value)); in HAL_TSP_VQBlock_Disable()
4663 …_HAL_REG32_W(&_TspCtrl[0].DMAW_LBND0, ((MS_U32)(pphyStartAddr[0]-_HAL_TSP_MIU_OFFSET(pphyStartAddr… in HAL_TSP_WriteProtect_Enable()
4664 …_HAL_REG32_W(&_TspCtrl[0].DMAW_UBND0, ((MS_U32)(pphyEndAddr[0]-_HAL_TSP_MIU_OFFSET(pphyEndAddr[0])… in HAL_TSP_WriteProtect_Enable()
4665 …_HAL_REG32_W(&_TspCtrl[0].DMAW_LBND1, ((MS_U32)(pphyStartAddr[1]-_HAL_TSP_MIU_OFFSET(pphyStartAddr… in HAL_TSP_WriteProtect_Enable()
4666 …_HAL_REG32_W(&_TspCtrl[0].DMAW_UBND1, ((MS_U32)(pphyEndAddr[1]-_HAL_TSP_MIU_OFFSET(pphyEndAddr[1])… in HAL_TSP_WriteProtect_Enable()
4667 …_HAL_REG32_W(&_TspCtrl[0].DMAW_LBND2, ((MS_U32)(pphyStartAddr[2]-_HAL_TSP_MIU_OFFSET(pphyStartAddr… in HAL_TSP_WriteProtect_Enable()
4668 …_HAL_REG32_W(&_TspCtrl[0].DMAW_UBND2, ((MS_U32)(pphyEndAddr[2]-_HAL_TSP_MIU_OFFSET(pphyEndAddr[2])… in HAL_TSP_WriteProtect_Enable()
4669 …_HAL_REG32_W(&_TspCtrl[0].DMAW_LBND4, ((MS_U32)(pphyStartAddr[4]-_HAL_TSP_MIU_OFFSET(pphyStartAddr… in HAL_TSP_WriteProtect_Enable()
4670 …_HAL_REG32_W(&_TspCtrl[0].DMAW_UBND4, ((MS_U32)(pphyEndAddr[4]-_HAL_TSP_MIU_OFFSET(pphyEndAddr[4])… in HAL_TSP_WriteProtect_Enable()
4671 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_WriteProtect_Enable()
4672 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), (TSP_SEC_DMAW_PROTECT_EN | TSP_PVR1_DAMW_PROTECT_EN … in HAL_TSP_WriteProtect_Enable()
4676 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_WriteProtect_Enable()
4677 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), (TSP_SEC_DMAW_PROTECT_EN | TSP_PVR1_DAMW_PROTECT_E… in HAL_TSP_WriteProtect_Enable()
4689 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Get_FW_VER()
4690 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_VERSION_GET); in HAL_TSP_Get_FW_VER()
4693 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_Get_FW_VER()
4695 u32Data = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_Get_FW_VER()
4696 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Get_FW_VER()
4702 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_Get_FW_VER()
4734 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, (MS_U32)phyhwaddr); in HAL_TSP_SetFwDbgMem()
4735 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, u32Size); in HAL_TSP_SetFwDbgMem()
4736 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DBG_MEM); in HAL_TSP_SetFwDbgMem()
4739 if(0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_SetFwDbgMem()
4741 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgMem()
4742 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_SetFwDbgMem()
4748 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_SetFwDbgMem()
4749 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgMem()
4750 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_SetFwDbgMem()
4759 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Word); in HAL_TSP_SetFwDbgWord()
4760 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DBG_WORD); in HAL_TSP_SetFwDbgWord()
4763 if(0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_SetFwDbgWord()
4765 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgWord()
4771 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgWord()
4772 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_SetFwDbgWord()
4790 pReg = &_TspCtrl[0].MOBF_PVR1_Index; in HAL_TSP_MOBF_Select()
4795 pReg = &_TspCtrl[0].MOBF_PVR2_Index; in HAL_TSP_MOBF_Select()
4833 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_Alignment_Enable()
4837 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Alignment_Enable()
4864 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_ForceSync_Enable()
4884 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_DupPktCnt_Clear()
4885 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_DUP_PKT_CNT_CLR)); in HAL_TSP_DupPktCnt_Clear()
4887 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_DupPktCnt_Clear()
4888 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_DUP_PKT_CNT_CLR)); in HAL_TSP_DupPktCnt_Clear()
4902 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
4903 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
4907 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
4908 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
4916 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
4917 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
4921 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
4922 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
4943 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_AU_BD_Mode_Enable()
4944 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_BD_AUD_EN)); in HAL_TSP_AU_BD_Mode_Enable()
4947 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_AU_BD_Mode_Enable()
4948 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_BD_AUD_EN)); in HAL_TSP_AU_BD_Mode_Enable()
4961 _HAL_REG32_W(&_TspCtrl[0].REG_ONEWAY, in HAL_TSP_CMD_Run()
4962 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY), u32Config0)); in HAL_TSP_CMD_Run()
4979 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32Value); in HAL_TSP_Get_PesScmb_Sts()
4980 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_PesScmb_Sts()
4981 return (MS_U8)(_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_PesScmb_Sts()
4988 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32Value); in HAL_TSP_Get_TsScmb_Sts()
4989 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_TsScmb_Sts()
4990 return (MS_U8)(_HAL_REG32_R(&_TspCtrl[0].MCU_Data0) >> 8UL); in HAL_TSP_Get_TsScmb_Sts()
5233 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_TEI_COUNT_GET | u32PktSrc); in HAL_TSP_Get_SecTEI_PktCount()
5234 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_SecTEI_PktCount()
5235 return (_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_SecTEI_PktCount()
5240 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_TEI_COUNT_GET | TSP_MCU_CMD_TEI_COUNT_OPTION_RESET … in HAL_TSP_Reset_SecTEI_PktCount()
5241 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Reset_SecTEI_PktCount()
5247 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DISCONT_COUNT_GET | u32FltId); in HAL_TSP_Get_SecDisCont_PktCount()
5248 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_SecDisCont_PktCount()
5249 return (_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_SecDisCont_PktCount()
5254 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DISCONT_COUNT_GET | TSP_MCU_CMD_DISCONT_COUNT_OPTIO… in HAL_TSP_Reset_SecDisCont_PktCount()
5255 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Reset_SecDisCont_PktCount()