Lines Matching refs:reg160E
368 REG16_SET(&_RegCtrl->reg160E, TSP_RM_DMA_GLITCH); in HAL_TSP_HwPatch()
4058 REG16_SET(&_RegCtrl->reg160E, TSP_RESET_VFIFO); in HAL_TSP_FIFO_Reset()
4061 REG16_SET(&_RegCtrl->reg160E, TSP_RESET_VFIFO3D); in HAL_TSP_FIFO_Reset()
4065 REG16_SET(&_RegCtrl->reg160E, TSP_RESET_AFIFO); in HAL_TSP_FIFO_Reset()
4068 REG16_SET(&_RegCtrl->reg160E, TSP_RESET_AFIFO2); in HAL_TSP_FIFO_Reset()
4071 REG16_SET(&_RegCtrl->reg160E, TSP_RESET_AFIFO3); in HAL_TSP_FIFO_Reset()
4085 REG16_CLR(&_RegCtrl->reg160E, TSP_RESET_VFIFO); in HAL_TSP_FIFO_Reset()
4088 REG16_CLR(&_RegCtrl->reg160E, TSP_RESET_VFIFO3D); in HAL_TSP_FIFO_Reset()
4092 REG16_CLR(&_RegCtrl->reg160E, TSP_RESET_AFIFO); in HAL_TSP_FIFO_Reset()
4095 REG16_CLR(&_RegCtrl->reg160E, TSP_RESET_AFIFO2); in HAL_TSP_FIFO_Reset()
4098 REG16_CLR(&_RegCtrl->reg160E, TSP_RESET_AFIFO3); in HAL_TSP_FIFO_Reset()
4231 u32Matched = REG16_R(&_RegCtrl->reg160E) & TSP_RESET_VFIFO; in HAL_TSP_FIFO_IsReset()
4234 u32Matched = REG16_R(&_RegCtrl->reg160E) & TSP_RESET_VFIFO3D; in HAL_TSP_FIFO_IsReset()
4237 u32Matched = REG16_R(&_RegCtrl->reg160E) & TSP_RESET_AFIFO; in HAL_TSP_FIFO_IsReset()
4240 u32Matched = REG16_R(&_RegCtrl->reg160E) & TSP_RESET_AFIFO2; in HAL_TSP_FIFO_IsReset()
4243 u32Matched = REG16_R(&_RegCtrl->reg160E) & TSP_RESET_AFIFO3; in HAL_TSP_FIFO_IsReset()
4447 REG16_SET(&_RegCtrl->reg160E, TSP_VQTX0_BLOCK_DIS); in HAL_TSP_VQ_Block_Dis()
4450 REG16_SET(&_RegCtrl->reg160E, TSP_VQTX1_BLOCK_DIS); in HAL_TSP_VQ_Block_Dis()
4453 REG16_SET(&_RegCtrl->reg160E, TSP_VQTX2_BLOCK_DIS); in HAL_TSP_VQ_Block_Dis()
4456 REG16_SET(&_RegCtrl->reg160E, TSP_VQTX3_BLOCK_DIS); in HAL_TSP_VQ_Block_Dis()
4467 REG16_CLR(&_RegCtrl->reg160E, TSP_VQTX0_BLOCK_DIS); in HAL_TSP_VQ_Block_Dis()
4470 REG16_CLR(&_RegCtrl->reg160E, TSP_VQTX1_BLOCK_DIS); in HAL_TSP_VQ_Block_Dis()
4473 REG16_CLR(&_RegCtrl->reg160E, TSP_VQTX2_BLOCK_DIS); in HAL_TSP_VQ_Block_Dis()
4476 REG16_CLR(&_RegCtrl->reg160E, TSP_VQTX3_BLOCK_DIS); in HAL_TSP_VQ_Block_Dis()