Lines Matching refs:Hw_Config0

379         REG16_SET(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_WB_DMA_RESET);  in HAL_TSP_Reset()
386         REG16_CLR(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_WB_DMA_RESET);  in HAL_TSP_Reset()
1565 …      REG16_SET(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_DATA_PORT_SEL);        //Tsif0 output is live TS  in HAL_TSP_TSIF_FileEn()
1596                 REG16_CLR(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_DATA_PORT_SEL);  in HAL_TSP_TSIF_FileEn()
1678                 REG16_SET(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_TSIF0_EXTSYNC);  in HAL_TSP_TSIF_ExtSync()
1700                 REG16_CLR(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_TSIF0_EXTSYNC);  in HAL_TSP_TSIF_ExtSync()
1820                 REG16_SET(&(_RegCtrl->Hw_Config0), TSP_HW_CFG0_TSIF0_PARL);  in HAL_TSP_TSIF_Parl()
1840                 REG16_CLR(&(_RegCtrl->Hw_Config0), TSP_HW_CFG0_TSIF0_PARL);  in HAL_TSP_TSIF_Parl()
4073                 REG16_SET(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_TSIF0_VPID_BYPASS);  in HAL_TSP_Flt_Bypass()
4079                 REG16_SET(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_TSIF0_APID_BYPASS);  in HAL_TSP_Flt_Bypass()
4099                 REG16_CLR(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_TSIF0_VPID_BYPASS);  in HAL_TSP_Flt_Bypass()
4105                 REG16_CLR(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_TSIF0_APID_BYPASS);  in HAL_TSP_Flt_Bypass()