Lines Matching refs:REG32_TSIO
182 } REG32_TSIO; typedef
284 REG32_TSIO TX_CC_WDATA; //12~13
298 REG32_TSIO TX_CC_RDATA; //19~1a
331 REG32_TSIO RX_CC_RDATA; //29~2a
526 REG32_TSIO MISSED_NUMOFBYTES; //54~55
535 REG32_TSIO TSIO_BIST_FAIL; //57~58
556 REG32_TSIO DYN_ADJ_TIMER_PERIOD; //62~63
589 REG32_TSIO MAX_DYN_CDR_EL_TIMER; //6a~6b
612 REG32_TSIO UNPACK_STATUS; //71~72
622 REG32_TSIO TSIO_INT_STATUS; //7b~7c
624 REG32_TSIO TSIO_DEBUG; //7d~7e
653 REG32_TSIO TSIO_PVR_DMAW_WADDR_ERR; //01~02
657 REG32_TSIO TSIO_PVR_STR2MI_WADR_R; //04~05
661 REG32_TSIO TSIO_PVR_DMAW_LBND; //07~08
663 REG32_TSIO TSIO_PVR_DMAW_UBND; //09~0a
684 REG32_TSIO SGDMAOUT_DBG; //3e~3f
706 REG32_TSIO ACPU_WDATA; //43~44
716 REG32_TSIO ACPU_RDATA; //46~47
759 REG32_TSIO TSIO_PVR_STR2MI_HEAD_DEBUG; //60~61
761 REG32_TSIO TSIO_PVR_STR2MI_TAIL_DEBUG; //62~63
772 REG32_TSIO TSIO_FILTER[32]; //00~3f
815 REG32_TSIO SW_KEY_PROPERTY; //08~09
859 REG32_TSIO SCPU_CTRL; //11~12
869 REG32_TSIO CHK_BANK_VERSION; //20~21
1061 REG32_TSIO TSIO_PHY_30_31; //0x30~31
1134 REG32_TSIO SGVQ1_BASE; //08~09
1197 REG32_TSIO LAST_PKT_STR2MI_HEAD; //16~17
1199 REG32_TSIO LAST_PKT_STR2MI_TAIL; //18~19
1201 REG32_TSIO LAST_PKT_DMAW_WADDR_ERR; //1a~1b
1207 REG32_TSIO LAST_PKT_STR2MI_WADR_R; //1d~1e
1215 REG32_TSIO SG_DEBUG_PORT; //20~21
1240 REG32_TSIO LAST_PKT_DMAW_LBND; //24~25
1242 REG32_TSIO LAST_PKT_DMAW_UBND; //26~27
1268 REG32_TSIO ACPU_WDATA; //33~34
1281 REG32_TSIO ACPU_RDATA; //36~37