Lines Matching refs:REG16_TSIO
188 } REG16_TSIO; typedef
194 REG16_TSIO RESERVED_00_24[37]; //00~24
196 REG16_TSIO REG_CLKGEN0_TSIO; //25
202 REG16_TSIO RESERVED_26_29[4]; //26~29
204 REG16_TSIO REG_CLKGEN0_TSP; //2A
215 REG16_TSIO RESERVED_00_53[84]; //00~53
217 REG16_TSIO REG_TOP_TSIO; //54
225 REG16_TSIO RESERVED_00_31[50]; //00~31
227 REG16_TSIO REG_STRLD_32; //32
235 REG16_TSIO SW_RSTZ; //00
240 REG16_TSIO TX_CONFIG0; //01
254 REG16_TSIO TX_STATUS; //02
256 REG16_TSIO ECO0; //03
258 REG16_TSIO ECO1; //04
260 REG16_TSIO CKG_TSP_TSIO; //05
263 REG16_TSIO TX_SOC_DEFINE_VAL[4]; //06~09
265 REG16_TSIO TX_CONFIG1; //0a
268 REG16_TSIO RESERVED_0B_0F[5]; //0b~0f
271 REG16_TSIO TX_CC_CNTRL; //10
277 REG16_TSIO TX_CC_CNTRL2; //11
286 REG16_TSIO TX_CC_SIZE; //14
290 REG16_TSIO RESERVED_15_17[3]; //15~17
292 REG16_TSIO TX_CC_STATUS; //18
300 REG16_TSIO RESERVED_1B_1F[5]; //1b~1f
302 REG16_TSIO RX_CC_CNTRL; //20
310 REG16_TSIO RX_CC_CNTRL2; //21
318 REG16_TSIO RESERVED_22_27[6]; //22~27
320 REG16_TSIO RX_CC_STATUS; //28
333 REG16_TSIO RX_CC_SIZE; //2b
337 REG16_TSIO RESERVED_2C_3F[20]; //2c~3f
340 REG16_TSIO PUH_CONFIG0; //40
342 REG16_TSIO PUH_CONFIG1; //41
347 REG16_TSIO MIN_PERIOD_OF_IDLE; //42
349 REG16_TSIO MAX_PERIOD_OF_IDLE; //43
351 REG16_TSIO MIN_PERIOD_OF_RST_PWR; //44
353 REG16_TSIO MAX_PERIOD_OF_RST_PWR; //45
355 REG16_TSIO MIN_PERIOD_OF_RST_CLK_PRE; //46
357 REG16_TSIO MAX_PERIOD_OF_RST_CLK_PRE; //47
359 REG16_TSIO MIN_PERIOD_OF_RST_CLK; //48
361 REG16_TSIO MAX_PERIOD_OF_RST_CLK; //49
363 REG16_TSIO RESERVED_4A_4F[6]; //4a~4f
365 REG16_TSIO MIN_PERIOD_OF_SC_TRAINING; //50
367 REG16_TSIO MAX_PERIOD_OF_SC_TRAINING; //51
369 REG16_TSIO MIN_PERIOD_OF_SOC_TRAINING; //52
371 REG16_TSIO MAX_PERIOD_OF_SOC_TRAINING; //53
373 REG16_TSIO MIN_PERIOD_OF_PKT_SYNC; //54
375 REG16_TSIO MAX_PERIOD_OF_PKT_SYNC; //55
377 REG16_TSIO RETRY_THRESHOLD; //56
379 REG16_TSIO DELAY_CNT_SMALL; //57
381 REG16_TSIO DELAY_CNT_MID; //58
383 REG16_TSIO PUH_STATUS0; //59
395 REG16_TSIO PUH_CONFIG2; //5a
413 REG16_TSIO RESERVED_5B_5F[5]; //5b~5f
416 REG16_TSIO AD_TX_CONFIG0; //60
428 REG16_TSIO AD_RX_CONFIG0; //61
430 REG16_TSIO AD_TX_ST; //62
432 REG16_TSIO PRBS_CONFIG0; //63
434 REG16_TSIO DP_PHY_PRBS_ERRCNT; //64
436 REG16_TSIO PRBS_CONFIG1; //65
438 REG16_TSIO RESERVED_66_6B[6]; //66~6b
441 REG16_TSIO PUH_TEST_CONFIG; //6c
443 REG16_TSIO BTRAIN_TEST_CONFIG0; //6d
445 REG16_TSIO BTRAIN_TEST_CONFIG1; //6e
447 REG16_TSIO BTRAIN_TEST_CONFIG2; //6f
450 REG16_TSIO PH_INFO_0; //70
452 REG16_TSIO PH_INFO_1; //71
454 REG16_TSIO PH_INFO_2; //72
458 REG16_TSIO EL_INFO[3]; //73~75
460 REG16_TSIO CH_INFO; //76
462 REG16_TSIO ATOP_IN; //77
464 REG16_TSIO FT_STATUS; //78
466 REG16_TSIO BTRAIN_ST_0; //79
473 REG16_TSIO RESERVED_7A_7F[6]; //7a~7f
479 REG16_TSIO SVID_SRCID[64]; //00~3f
486 REG16_TSIO SVID_INFO[8]; //40~47
496 REG16_TSIO RESERVED_48_4F[8]; //48~4f
498 REG16_TSIO RX_CONFIG0; //50
512 REG16_TSIO PKT_SYNC_CTRL; //51
516 REG16_TSIO MATCH_PATTERN; //52
520 REG16_TSIO TSIO_SYNC_THRESHOLD; //53
528 REG16_TSIO PKT_SYNC_STATUS; //56
537 REG16_TSIO LOSE_LOCK_CNT; //59
539 REG16_TSIO RX_SOC_DEFINE_VAL[4]; //5a~5d
541 REG16_TSIO RXANA_TO_PVR; //5e
546 REG16_TSIO RESERVED_5F; //5f
549 REG16_TSIO CHECK_PH_TIME; //60
551 REG16_TSIO CHG_PH_STABLE_TIME; //61
558 REG16_TSIO BTRAIN_CONFIG0; //64
561 REG16_TSIO BTRAIN_CONFIG1; //65
563 REG16_TSIO BTRAIN_CONFIG2; //66
565 REG16_TSIO BTRAIN_CONFIG3; //67
583 REG16_TSIO BTRAIN_INT_EN; //68
586 REG16_TSIO BTRAIN_INT_STATUS; //69
591 REG16_TSIO DYN_CDR_EL_CNT; //6c
593 REG16_TSIO BTRAIN_CONFIG4; //6d
597 REG16_TSIO FT_PRBS_TIMEOUT; //6e
599 REG16_TSIO BTRAIN_CONFIG5; //6f
604 REG16_TSIO UNPACK_CTRL; //70
614 REG16_TSIO UNDECLARE_SVID[4]; //73~76
616 REG16_TSIO TSIORX_INT_EN; //77
618 REG16_TSIO DESYNC_CTRL; //78
620 REG16_TSIO RESERVED_79_7A[2]; //79~7a
630 REG16_TSIO TSIO_DBG_SEL; //7f
637 REG16_TSIO TSIO_PVR_CONFIG; //00
655 REG16_TSIO RESERVED_03; //03
659 REG16_TSIO TSIO_PVR_FIFO_STATUS; //06
665 REG16_TSIO TSIO_PVR2MI_SEL; //0b
667 REG16_TSIO RESERVED_0C_1F[20]; //0c~1f
669 REG16_TSIO PVR_CTRL; //20
671 REG16_TSIO PVR_CTRL_STATUS; //21
673 REG16_TSIO RESERVED_22; //22
675 REG16_TSIO SW_RST_SG_TSIO; //23
682 REG16_TSIO RESERVED_24_3D[26]; //24~3d
690 REG16_TSIO VCFSM_START; //40
693 REG16_TSIO ACPU_ACTIVE; //41
696 REG16_TSIO ACPU_CMD; //42
708 REG16_TSIO ACPU_FLAG; //45
718 REG16_TSIO SGDMA_OUT_CTRL; //48
727 REG16_TSIO SGDMA_OUT_DBG; //49
729 REG16_TSIO SGDMA_OUT_VC_INT[4]; //4a~4d
731 REG16_TSIO SGDMA_OUT_INFO; //4e
741 REG16_TSIO RESERVED_4F; //4f
743 REG16_TSIO SGDMA_OUT_VC_STATUS_SEL; //50
747 REG16_TSIO SGDMA_OUT_VC_STATUS; //51
753 REG16_TSIO SGDMA_OUT_CONFIG0; //52
755 REG16_TSIO SGDMA_OUT_CONFIG1; //53
757 REG16_TSIO RESERVED_54_5F[12]; //54~5f
763 REG16_TSIO TSIO_RXANA_TO_PVR_DEBUG; //64
766 REG16_TSIO RESERVED_65_7F[27]; //65~7f
783 REG16_TSIO TSIO_WHITE_LIST; //40
787 REG16_TSIO TSIO3_CONFIG0; //41
791 REG16_TSIO TSIO_PKT_MERGE_CONFIG; //42
795 REG16_TSIO TSIO_PKT_LENGTH; //43
799 REG16_TSIO TSIO_ONEWAY_MERGE; //44
802 REG16_TSIO TSIO_BYPASS_MERGE_DISABLE; //45
805 REG16_TSIO TSIO_SVID_BYPASS_SMC_EN[4]; //46~49
807 REG16_TSIO RESERVED_4A_7F[54]; //4A~7f
813 REG16_TSIO SW_KEY[8]; //00~07
817 REG16_TSIO CMD; //0a
824 REG16_TSIO KT_GO; //0b
827 REG16_TSIO KT_DONE; //0c
830 REG16_TSIO SCBFIXRULE; //0d
833 REG16_TSIO XIU; //0e
838 REG16_TSIO SECURE; //0f
842 REG16_TSIO BYPASS_STATUS; //10
861 REG16_TSIO RESERVED_13; //13
863 REG16_TSIO KEY_ENABLE_BIT[4]; //14~17
865 REG16_TSIO ODD_KEY_VLD[4]; //18~1b
867 REG16_TSIO EVEN_KEY_VLD[4]; //1c~1f
871 REG16_TSIO FORCESCB_BIT[4]; //22~25
873 REG16_TSIO RESERVED_26_2F[10]; //26~2f
875 REG16_TSIO DEBUG; //30
882 REG16_TSIO KT_ERROR; //31
889 REG16_TSIO KT_WARNING; //32
893 REG16_TSIO RESERVED_33_37[5]; //33~37
895 REG16_TSIO PKT_CNT; //38
901 REG16_TSIO INPUT_PKT_CNT; //39
905 REG16_TSIO RESERVED_3A_3F[6]; //3a~3f
907 REG16_TSIO NO_EN_IRQ_EN[4]; //40~43
909 REG16_TSIO ERROR_IRQ_EN[4]; //44~47
911 REG16_TSIO RESERVED_48_4F[8]; //48~4f
913 REG16_TSIO NO_EN_IRQ_STA[4]; //50~53
915 REG16_TSIO ERROR_IRQ_STA[4]; //54~57
917 REG16_TSIO WARNING_STA[4]; //58~5b
919 REG16_TSIO RESERVED_5C_5F[4]; //5c~5f
921 REG16_TSIO FPGA_READ[8]; //60~67
923 REG16_TSIO SLOT_SECURE[4]; //68~6b
925 REG16_TSIO SLOT_PRIVILEGE[4]; //6c~6f
927 REG16_TSIO RESERVED_70_7F[16]; //70~7f
932 REG16_TSIO TSIO_PHY_00; //0x00
950 REG16_TSIO TSIO_PHY_01; //0x01
952 REG16_TSIO TSIO_PHY_02; //0x02
956 REG16_TSIO TSIO_PHY_03; //0x03
958 REG16_TSIO RESERVED_04_05[2]; //0x04 ~0x05
960 REG16_TSIO TSIO_PHY_06; //0x06
966 REG16_TSIO RESERVED_07_0A[4]; //0x07 ~0x0A
968 REG16_TSIO TSIO_PHY_0B; //0x0B
976 REG16_TSIO RESERVED_0C_0E[3]; //0x0C ~0x0E
978 REG16_TSIO TSIO_PHY_0F; //0x0F
982 REG16_TSIO RESERVED_10_11[2]; //0x10~0x11
984 REG16_TSIO TSIO_PHY_12; //0x12
986 REG16_TSIO TSIO_PHY_13; //0x13
988 REG16_TSIO RESERVED_14_17[4]; //0x14~0x17
990 REG16_TSIO TSIO_PHY_18; //0x18
994 REG16_TSIO RESERVED_19_1A[2]; //0x19~0x1A
996 REG16_TSIO TSIO_PHY_1B; //0x1B
998 REG16_TSIO RESERVED_1C_1F[4]; //0x1C~0x1F
1000 REG16_TSIO TSIO_PHY_20; //0x20
1018 REG16_TSIO TSIO_PHY_21; //0x21
1024 REG16_TSIO TSIO_PHY_22; //0x22
1037 REG16_TSIO TSIO_PHY_23; //0x23
1047 REG16_TSIO TSIO_PHY_24; //0x24
1053 REG16_TSIO TSIO_PHY_25; //0x25
1059 REG16_TSIO RESERVED_26_2F[10]; //0x26~0x2F
1070 REG16_TSIO RESERVED_00_43[68]; //0x00~0x43
1072 REG16_TSIO TSO_CONFIG5; //0x44
1076 … REG16_TSIO PDTABLE_ADDR_L; //45 ind R/W of L addr to pdtable
1077 … REG16_TSIO PDTABLE_ADDR_H; //46 ind R/W of H addr to pdtable
1079 … REG16_TSIO PDTABLE_WDATA_L; //47 ind R/W of L addr to pdtable
1080 … REG16_TSIO PDTABLE_WDATA_H; //48 ind R/W of L addr to pdtable
1090 REG16_TSIO PDTABLE_RDATA; //49 ind of Rdata from pdtable
1092 REG16_TSIO PDTABLE_EN; //4A
1096 REG16_TSIO RESERVED_4b_7F[53]; //4B~7F
1101 REG16_TSIO RESERVED_00_50[81]; //00~50
1103 REG16_TSIO SG_PDFLT_SVID_EN[4]; //51~54
1104 REG16_TSIO SG_PDTABLE_RDATA; //55 ind of Rdata from pdtable
1105 REG16_TSIO SG_PDTABLE_RDATA_H; //56 ind of Rdata from pdtable
1108 REG16_TSIO RESERVED_57_7F[41]; //57~7F
1113 REG16_TSIO TSO3_CTRL; //00
1122 REG16_TSIO BYTE_TIMER; //01
1126 REG16_TSIO SGCTRL; //02
1132 REG16_TSIO RESERVED_03_07[5]; //03~07
1136 REG16_TSIO SGVQ1_SIZE_200BYTE; //0a
1138 REG16_TSIO SGVQ1_TX_CONFIG; //0b
1150 REG16_TSIO SGVQ1_TX_CONFIG_2; //0c
1156 REG16_TSIO SGVQ_RX_CONFIG; //0d
1170 REG16_TSIO SGVQ_STATUS; //0e
1172 REG16_TSIO RESERVED_0F; //0f
1174 REG16_TSIO PRE_HEADER_1_CONFIG[4]; //10~13
1176 REG16_TSIO DBG_SEL; //14
1180 REG16_TSIO LAST_PKT; //15
1203 REG16_TSIO LAST_PKT_STR2MI_MOBF_INDEX0;//1c
1209 REG16_TSIO LAST_PKT_STATUS; //1f
1219 REG16_TSIO REG_ABT; //22
1224 REG16_TSIO SW_RSTZ; //23
1244 REG16_TSIO RESERVED_28_29[2]; //28~29
1246 REG16_TSIO SGDMA_IN_CONFIG0; //2a
1248 REG16_TSIO SGDMA_IN_CONFIG1; //2b
1250 REG16_TSIO SID_DISABLE[4]; //2c~2f
1252 REG16_TSIO SGCTRL_START; //30
1255 REG16_TSIO ACPU_ACTIVE; //31
1258 REG16_TSIO ACPU_CMD; //32
1270 REG16_TSIO ACPU_FLAG; //35
1283 REG16_TSIO SGDMA_IN; //38
1292 REG16_TSIO SGDMA_IN_DBG; //39
1294 REG16_TSIO SGDMA_IN_VC_INT[4]; //3a~3d
1296 REG16_TSIO PACE_DBG; //3e
1306 REG16_TSIO GLOBAL_TICK_COUNT_SET; //3f
1310 REG16_TSIO TICK_COUNT_SET[64]; //40~7f
1317 REG16_TSIO RESERVED_00_62[99]; //00~62
1318 REG16_TSIO HW8_CONFIG3; //63
1325 REG16_TSIO RESERVED_64_7F[28]; //64~7f