Lines Matching refs:_TSIOCtrl2
36 static REG_Ctrl_TSIO2* _TSIOCtrl2 = NULL; variable
475 _TSIOCtrl2 = (REG_Ctrl_TSIO2*)(_u32TSIORegBase+ REG_CTRL_BASE_TSIO2); // 0x171C in HAL_TSIO_SetBank()
974 _REG16_CLR(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_EN); in HAL_TSIO_SGDMAOUT_Init()
975 _REG16_SET(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_RST_WADR); in HAL_TSIO_SGDMAOUT_Init()
976 _REG16_CLR(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_RST_WADR); in HAL_TSIO_SGDMAOUT_Init()
977 …_REG16_SET_MASK(&(_TSIOCtrl2->TSIO_PVR_CONFIG), 1, TSIO2_PVR_BURST_LEN_MASK, TSIO2_PVR_BURST_LEN_S… in HAL_TSIO_SGDMAOUT_Init()
978 _REG16_SET(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_DMA_FLUSH_EN); // for fixed ccp error in HAL_TSIO_SGDMAOUT_Init()
979 _REG16_SET(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_EN); in HAL_TSIO_SGDMAOUT_Init()
985 …_REG16_SET_MASK(&(_TSIOCtrl2->ACPU_CMD), u8Chid, TSIO2_ACPU_CMD_VC_ID_MASK, TSIO2_ACPU_CMD_VC_ID_S… in HAL_TSIO_SGDMAOUT_VC_Open()
986 _REG16_SET(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_CLR); in HAL_TSIO_SGDMAOUT_VC_Open()
987 _REG16_SET(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_RW); in HAL_TSIO_SGDMAOUT_VC_Open()
988 _REG16_SET(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_ACTIVE); in HAL_TSIO_SGDMAOUT_VC_Open()
991 _REG16_SET(&(_TSIOCtrl2->ACPU_FLAG), TSIO2_ACPU_FLAG_INTERRUPT_ENABLE); in HAL_TSIO_SGDMAOUT_VC_Open()
992 …_REG16_SET_MASK(&(_TSIOCtrl2->ACPU_FLAG), 0x18, TSIO2_ACPU_FLAG_MOBF_MASK, TSIO2_ACPU_FLAG_MOBF_SH… in HAL_TSIO_SGDMAOUT_VC_Open()
995 _REG16_SET(&(_TSIOCtrl2->ACPU_FLAG), TSIO2_ACPU_FLAG_SECURE_FLAG); in HAL_TSIO_SGDMAOUT_VC_Open()
999 _REG16_CLR(&(_TSIOCtrl2->ACPU_FLAG), TSIO2_ACPU_FLAG_SECURE_FLAG); in HAL_TSIO_SGDMAOUT_VC_Open()
1001 _REG16_SET(&(_TSIOCtrl2->ACPU_FLAG), TSIO2_ACPU_FLAG_DMA_END_CONTINUE_DMA); in HAL_TSIO_SGDMAOUT_VC_Open()
1004 _HAL_REG32_W(&(_TSIOCtrl2->ACPU_WDATA), u32Addr); in HAL_TSIO_SGDMAOUT_VC_Open()
1007 _REG16_SET(&(_TSIOCtrl2->ACPU_ACTIVE), TSIO2_ACPU_ACTIVE); in HAL_TSIO_SGDMAOUT_VC_Open()
1013 …_REG16_SET_MASK(&(_TSIOCtrl2->ACPU_CMD), u8Chid, TSIO2_ACPU_CMD_VC_ID_MASK, TSIO2_ACPU_CMD_VC_ID_S… in HAL_TSIO_SGDMAOUT_VC_Close()
1014 _REG16_SET(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_RW); in HAL_TSIO_SGDMAOUT_VC_Close()
1015 _REG16_SET(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_CLR); in HAL_TSIO_SGDMAOUT_VC_Close()
1016 _REG16_CLR(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_ACTIVE); in HAL_TSIO_SGDMAOUT_VC_Close()
1019 _REG16_SET(&(_TSIOCtrl2->ACPU_ACTIVE), TSIO2_ACPU_ACTIVE); in HAL_TSIO_SGDMAOUT_VC_Close()
1024 _REG16_SET(&(_TSIOCtrl2->VCFSM_START), TSIO2_VCFSM_START); in HAL_TSIO_SGDMAOUT_Start()
1030 MS_U64 VC_INT = (MS_U64)_HAL_REG16_R(&(_TSIOCtrl2->SGDMA_OUT_VC_INT[0]))+ in HAL_TSIO_SGDMAOUT_IntRead()
1031 ((MS_U64)_HAL_REG16_R(&(_TSIOCtrl2->SGDMA_OUT_VC_INT[1])) << 16)+ in HAL_TSIO_SGDMAOUT_IntRead()
1032 ((MS_U64)_HAL_REG16_R(&(_TSIOCtrl2->SGDMA_OUT_VC_INT[2])) << 32)+ in HAL_TSIO_SGDMAOUT_IntRead()
1033 ((MS_U64)_HAL_REG16_R(&(_TSIOCtrl2->SGDMA_OUT_VC_INT[3])) << 48); in HAL_TSIO_SGDMAOUT_IntRead()
1038 …_REG16_SET_MASK(&(_TSIOCtrl2->SGDMA_OUT_VC_STATUS_SEL), u8Chid, TSIO2_SGDMA_OUT_VC_STATUS_SEL_MASK… in HAL_TSIO_SGDMAOUT_IntRead()
1039 *u16Status = _HAL_REG16_R(&(_TSIOCtrl2->SGDMA_OUT_VC_STATUS)); in HAL_TSIO_SGDMAOUT_IntRead()
1049 …_REG16_SET_MASK(&(_TSIOCtrl2->SGDMA_OUT_VC_STATUS_SEL), u8Chid, TSIO2_SGDMA_OUT_VC_STATUS_SEL_MASK… in HAL_TSIO_SGDMAOUT_IntRead_2()
1050 *u16Status = _HAL_REG16_R(&(_TSIOCtrl2->SGDMA_OUT_VC_STATUS)); in HAL_TSIO_SGDMAOUT_IntRead_2()
1055 …_REG16_SET_MASK(&(_TSIOCtrl2->SGDMA_OUT_INFO), u8Chid, TSIO2_SGDMA_OUT_VC_INT_VC_ID_MASK, TSIO2_SG… in HAL_TSIO_SGDMAOUT_IntClr()
1056 _REG16_SET(&(_TSIOCtrl2->SGDMA_OUT_INFO), TSIO2_SGDMA_OUT_VC_INT_CLR); in HAL_TSIO_SGDMAOUT_IntClr()
1057 _REG16_SET(&(_TSIOCtrl2->SGDMA_OUT_CTRL), TSIO2_SGDMA_OUT_VC_INT_TRIGGER); in HAL_TSIO_SGDMAOUT_IntClr()
1062 MS_U64 VC_INT = (MS_U64)_HAL_REG16_R(&(_TSIOCtrl2->SGDMA_OUT_VC_INT[0]))+ in HAL_TSIO_SGDMAOUT_IntAll()
1063 ((MS_U64)_HAL_REG16_R(&(_TSIOCtrl2->SGDMA_OUT_VC_INT[1])) << 16)+ in HAL_TSIO_SGDMAOUT_IntAll()
1064 ((MS_U64)_HAL_REG16_R(&(_TSIOCtrl2->SGDMA_OUT_VC_INT[2])) << 32)+ in HAL_TSIO_SGDMAOUT_IntAll()
1065 ((MS_U64)_HAL_REG16_R(&(_TSIOCtrl2->SGDMA_OUT_VC_INT[3])) << 48); in HAL_TSIO_SGDMAOUT_IntAll()
1072 _REG16_SET(&(_TSIOCtrl2->SGDMA_OUT_CTRL), TSIO2_SGDMA_OUT_INT_CLR); in HAL_TSIO_SGDMAOUT_IntClrAll()
1073 _REG16_CLR(&(_TSIOCtrl2->SGDMA_OUT_CTRL), TSIO2_SGDMA_OUT_INT_CLR); in HAL_TSIO_SGDMAOUT_IntClrAll()
1085 …_REG16_SET_MASK(&(_TSIOCtrl2->ACPU_CMD), u8Chid, TSIO2_ACPU_CMD_VC_ID_MASK, TSIO2_ACPU_CMD_VC_ID_S… in HAL_TSIO_SGDMAOUT_ReadSram()
1086 …_REG16_SET_MASK(&(_TSIOCtrl2->ACPU_CMD), eSram, TSIO2_ACPU_CMD_RD_POSITION_MASK, TSIO2_ACPU_CMD_RD… in HAL_TSIO_SGDMAOUT_ReadSram()
1087 _REG16_CLR(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_RW); in HAL_TSIO_SGDMAOUT_ReadSram()
1088 _REG16_CLR(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_ACTIVE); in HAL_TSIO_SGDMAOUT_ReadSram()
1091 _REG16_SET(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_RD_ADDR_LSB); in HAL_TSIO_SGDMAOUT_ReadSram()
1095 _REG16_CLR(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_RD_ADDR_LSB); in HAL_TSIO_SGDMAOUT_ReadSram()
1099 _REG16_SET(&(_TSIOCtrl2->ACPU_ACTIVE), TSIO2_ACPU_ACTIVE); in HAL_TSIO_SGDMAOUT_ReadSram()
1101 u32Data = _HAL_REG32_R(&(_TSIOCtrl2->ACPU_RDATA)); in HAL_TSIO_SGDMAOUT_ReadSram()
1114 …_REG16_SET_MASK(&(_TSIOCtrl2->SGDMA_OUT_CTRL), eDbg, TSIO2_SGDMA_OUT_DBG_SEL_MASK, TSIO2_SGDMA_OUT… in HAL_TSIO_SGDMAOUT_ReadDbg()
1115 u16Data = _HAL_REG16_R(&(_TSIOCtrl2->SGDMA_OUT_DBG)); in HAL_TSIO_SGDMAOUT_ReadDbg()
1123 _REG16_SET(&(_TSIOCtrl2->SGDMA_OUT_CTRL), TSIO2_SGDMA_OUT_PAUSE); in HAL_TSIO_SGDMAOUT_Pause()
1127 _REG16_CLR(&(_TSIOCtrl2->SGDMA_OUT_CTRL), TSIO2_SGDMA_OUT_PAUSE); in HAL_TSIO_SGDMAOUT_Pause()
2219 _REG16_SET(&(_TSIOCtrl2->TSIO_RXANA_TO_PVR_DEBUG), TSIO2_TSIO_RXANA_TO_PVR_DEBG); in HAL_TSIO_RxRecord_Start()
2224 _REG16_CLR(&(_TSIOCtrl2->TSIO_RXANA_TO_PVR_DEBUG), TSIO2_TSIO_RXANA_TO_PVR_DEBG); in HAL_TSIO_RxRecord_Start()
2230 _REG16_SET(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_EN); in HAL_TSIO_RxRecord_Setbuf()
2231 _HAL_REG32_W(&(_TSIOCtrl2->TSIO_PVR_STR2MI_HEAD_DEBUG), u32Headaddr); in HAL_TSIO_RxRecord_Setbuf()
2232 _HAL_REG32_W(&(_TSIOCtrl2->TSIO_PVR_STR2MI_TAIL_DEBUG), u32Tailaddr); in HAL_TSIO_RxRecord_Setbuf()
2233 _REG16_SET(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_RST_WADR); in HAL_TSIO_RxRecord_Setbuf()
2234 _REG16_CLR(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_RST_WADR); in HAL_TSIO_RxRecord_Setbuf()