35 static REG_Ctrl_TSIO1* _TSIOCtrl1 = NULL;  variable
474     _TSIOCtrl1 = (REG_Ctrl_TSIO1*)(_u32TSIORegBase+ REG_CTRL_BASE_TSIO1);   // 0x171B  in HAL_TSIO_SetBank()
559         _REG16_SET(&(_TSIOCtrl1->RX_CONFIG0), TSIO1_TX_DIRECT_RX_16);  in HAL_TSIO_Tx2Rx_Direct16()
565         _REG16_CLR(&(_TSIOCtrl1->RX_CONFIG0), TSIO1_TX_DIRECT_RX_16);  in HAL_TSIO_Tx2Rx_Direct16()
593         _REG16_CLR(&(_TSIOCtrl1->RX_CONFIG0), TSIO1_DECRYPT_DISABLE);  in HAL_TSIO_Decrypt_Set()
597         _REG16_SET(&(_TSIOCtrl1->RX_CONFIG0), TSIO1_DECRYPT_DISABLE);  in HAL_TSIO_Decrypt_Set()
601     _REG16_SET(&(_TSIOCtrl1->PKT_SYNC_CTRL),TSIO1_PKT_SYNC_EN);  in HAL_TSIO_Decrypt_Set()
606 …_REG16_SET_MASK(&(_TSIOCtrl1->TSIO_SYNC_THRESHOLD), (u8Threshold-1), TSIO1_TSIO_N_SYNC_MASK, TSIO1…  in HAL_TSIO_Threshold_Set()
607 …_REG16_SET_MASK(&(_TSIOCtrl1->TSIO_SYNC_THRESHOLD), (u8Threshold-1), TSIO1_TSIO_SYNC_CNT_MASK, TSI…  in HAL_TSIO_Threshold_Set()
1141 …_REG16_SET_MASK(&(_TSIOCtrl1->SVID_SRCID[u8Tblid]), u8Sourceid, TSIO1_SOURCE_ID_MASK, TSIO1_SOURCE…  in HAL_TSIO_SVIDTBL_Set()
1142 …_REG16_SET_MASK(&(_TSIOCtrl1->SVID_SRCID[u8Tblid]), u8Sid, TSIO1_SERVICE_ID_MASK, TSIO1_SERVICE_ID…  in HAL_TSIO_SVIDTBL_Set()
1177         _REG16_SET(&(_TSIOCtrl1->SVID_INFO[u8Addr]), u16Shift);  in HAL_TSIO_SVIDTBL_Set()
1181         _REG16_CLR(&(_TSIOCtrl1->SVID_INFO[u8Addr]), u16Shift);  in HAL_TSIO_SVIDTBL_Set()
1183     _REG16_SET(&(_TSIOCtrl1->SVID_SRCID[u8Tblid]), TSIO1_ENABLE);  in HAL_TSIO_SVIDTBL_Set()
1527     u16rdata = _HAL_REG16_R(&(_TSIOCtrl1->LOSE_LOCK_CNT));  in HAL_TSIO_GetLoselockcnt()
1537 …_REG16_SET_MASK(&(_TSIOCtrl1->CHG_PH_STABLE_TIME), ANALOG_PHASE_GAP, TSIO1_CHG_PH_STABLE_TIME_GUAR…  in HAL_TSIO_Bittraining_init()
1539     _REG16_SET(&(_TSIOCtrl1->CHG_PH_STABLE_TIME),TSIO1_CHG_PH_STABLE_TIME_GUARD_PH_LOAD);  in HAL_TSIO_Bittraining_init()
1541     _REG16_CLR(&(_TSIOCtrl1->CHG_PH_STABLE_TIME),TSIO1_CHG_PH_STABLE_TIME_GUARD_PH_LOAD);  in HAL_TSIO_Bittraining_init()
1543     _HAL_REG16_W(&(_TSIOCtrl1->BTRAIN_CONFIG3), 0x8000);  in HAL_TSIO_Bittraining_init()
1545     _HAL_REG16_W(&(_TSIOCtrl1->BTRAIN_CONFIG0), 0x8010);  in HAL_TSIO_Bittraining_init()
1547     _HAL_REG16_W(&(_TSIOCtrl1->BTRAIN_CONFIG0), 0x0010);  in HAL_TSIO_Bittraining_init()
1549     _HAL_REG16_W(&(_TSIOCtrl1->BTRAIN_CONFIG3), 0x8010);  in HAL_TSIO_Bittraining_init()
1550     _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_PH_INFO_SEL);  in HAL_TSIO_Bittraining_init()
1582     _HAL_REG16_W(&(_TSIOCtrl1->BTRAIN_CONFIG0), 0x9010);  in HAL_TSIO_Bittraining_init_dynamic()
1583     _HAL_REG16_W(&(_TSIOCtrl1->BTRAIN_CONFIG0), 0x1010);  in HAL_TSIO_Bittraining_init_dynamic()
1584     _HAL_REG16_W(&(_TSIOCtrl1->BTRAIN_CONFIG3), 0x8010);  in HAL_TSIO_Bittraining_init_dynamic()
1600     _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_DEBUG_REG_LOAD);  in HAL_TSIO_Bittraining_Setvalue()
1604         _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_EARLY);  in HAL_TSIO_Bittraining_Setvalue()
1608         _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_EARLY);  in HAL_TSIO_Bittraining_Setvalue()
1612         _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_LATE);  in HAL_TSIO_Bittraining_Setvalue()
1616         _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_LATE);  in HAL_TSIO_Bittraining_Setvalue()
1619     _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_CHG_PH_DONE);  in HAL_TSIO_Bittraining_Setvalue()
1621     _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_CHG_PH_DONE);  in HAL_TSIO_Bittraining_Setvalue()
1631 …_REG16_SET_MASK(&(_TSIOCtrl1->BTRAIN_CONFIG3), u8Phase, TSIO1_CHANNEL_SEL_MASK, TSIO1_CHANNEL_SEL_…  in HAL_TSIO_Bittraining_GetPhase()
1644         _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_EL_INFO_SEL);  in HAL_TSIO_Bittraining_GetElinfo()
1648         _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_EL_INFO_SEL);  in HAL_TSIO_Bittraining_GetElinfo()
1688         _REG16_SET(&(_TSIOCtrl1->BTRAIN_INT_EN), TSIO1_BTRAIN_INT_EN);  in HAL_TSIO_Int_Bittraining_Enable()
1692         _REG16_CLR(&(_TSIOCtrl1->BTRAIN_INT_EN), TSIO1_BTRAIN_INT_EN);  in HAL_TSIO_Int_Bittraining_Enable()
1698     _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_BTRAIN_INT_CLR);  in HAL_TSIO_Int_Bittraining_Clear()
1700     _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_BTRAIN_INT_CLR);  in HAL_TSIO_Int_Bittraining_Clear()
1708     u16Data = _HAL_REG16_R(&(_TSIOCtrl1->BTRAIN_INT_STATUS));  in HAL_TSIO_Int_Bittraining_Read()
1721     _HAL_REG16_W(&(_TSIOCtrl1->TSIO_DBG_SEL), u16Dbg);  in HAL_TSIO_DBG_Read()
1722     u32Data = _HAL_REG32_R(&(_TSIOCtrl1->TSIO_DEBUG));  in HAL_TSIO_DBG_Read()
1825     _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_BTRAIN_INT_CLR);  in HAL_TSIO_Analogphase_Init()
1827     _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_BTRAIN_INT_CLR);  in HAL_TSIO_Analogphase_Init()
1829     _REG16_SET(&(_TSIOCtrl1->BTRAIN_INT_EN), TSIO1_BTRAIN_INT_EN);  in HAL_TSIO_Analogphase_Init()
1831     _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG0), TSIO1_SW_JUMP_PH_CH);  in HAL_TSIO_Analogphase_Init()
1833     _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG0), TSIO1_SW_JUMP_PH_CH);  in HAL_TSIO_Analogphase_Init()
1916     _REG16_SET(&(_TSIOCtrl1->RX_CONFIG0), TSIO1_DECRYPT_DISABLE);  in HAL_TSIO_Analogphase_Init()
2218         _HAL_REG16_W(&(_TSIOCtrl1->RXANA_TO_PVR), 0x2);  in HAL_TSIO_RxRecord_Start()
2223         _HAL_REG16_W(&(_TSIOCtrl1->RXANA_TO_PVR), 0x0);  in HAL_TSIO_RxRecord_Start()