Lines Matching refs:_TSIOCtrl0
34 static REG_Ctrl_TSIO0* _TSIOCtrl0 = NULL; variable
473 _TSIOCtrl0 = (REG_Ctrl_TSIO0*)(_u32TSIORegBase+ REG_CTRL_BASE_TSIO0); // 0x171A in HAL_TSIO_SetBank()
505 _REG16_CLR(&(_TSIOCtrl0->CKG_TSP_TSIO), TSIO0_CKG_TSP_TSIO); in HAL_TSIO_ClkOpen()
527 _REG16_CLR(&(_TSIOCtrl0->SW_RSTZ), TSIO0_SW_RSTZ);//low active in HAL_TSIO_Reset()
528 _REG16_SET(&(_TSIOCtrl0->SW_RSTZ), TSIO0_SW_RSTZ); in HAL_TSIO_Reset()
535 _REG16_SET(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_INSERT_CTS_IN_TX); in HAL_TSIO_Tx2Rx_InsertCTS()
539 _REG16_CLR(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_INSERT_CTS_IN_TX); in HAL_TSIO_Tx2Rx_InsertCTS()
547 _REG16_SET(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_TX_DIRECT_RX_8); in HAL_TSIO_Tx2Rx_Direct8()
551 _REG16_CLR(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_TX_DIRECT_RX_8); in HAL_TSIO_Tx2Rx_Direct8()
560 _REG16_SET(&(_TSIOCtrl0->PUH_CONFIG1), TSIO0_PUH_CONFIG1_VCC_POWER_GOOD_SET_HIGHT); in HAL_TSIO_Tx2Rx_Direct16()
561 _REG16_SET(&(_TSIOCtrl0->PUH_CONFIG1), TSIO0_PUH_CONFIG1_TSIO_RX_DATA_VALID_SET_HIGH); in HAL_TSIO_Tx2Rx_Direct16()
566 _REG16_CLR(&(_TSIOCtrl0->PUH_CONFIG1), TSIO0_PUH_CONFIG1_VCC_POWER_GOOD_SET_HIGHT); in HAL_TSIO_Tx2Rx_Direct16()
567 _REG16_CLR(&(_TSIOCtrl0->PUH_CONFIG1), TSIO0_PUH_CONFIG1_TSIO_RX_DATA_VALID_SET_HIGH); in HAL_TSIO_Tx2Rx_Direct16()
586 …_REG16_SET_MASK(&(_TSIOCtrl0->TX_CONFIG0), u8Stuffing_sid, TSIO0_STUFF_SVID_MASK, TSIO0_STUFF_SVID… in HAL_TSIO_StuffingSID_Set()
663 _REG16_CLR(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_CTS_DISABLE); in HAL_TSIO_CTS_En()
667 _REG16_SET(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_CTS_DISABLE); in HAL_TSIO_CTS_En()
1192 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_CLR); in HAL_TSIO_CC_RxClr()
1193 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_CLR); in HAL_TSIO_CC_RxClr()
1198 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_RECEIVE_EN); in HAL_TSIO_CC_RxIntClr()
1199 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_INT_CLR); in HAL_TSIO_CC_RxIntClr()
1200 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_INT_CLR); in HAL_TSIO_CC_RxIntClr()
1207 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_INT_EN); in HAL_TSIO_CC_RxEnable()
1208 …_REG16_SET_MASK(&(_TSIOCtrl0->RX_CC_CNTRL),0xFF,TSIO0_RX_ERR_INT_EN_MASK,TSIO0_RX_ERR_INT_EN_SHIFT… in HAL_TSIO_CC_RxEnable()
1209 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_RECEIVE_EN); in HAL_TSIO_CC_RxEnable()
1213 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_CLR); in HAL_TSIO_CC_RxEnable()
1214 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_CLR); in HAL_TSIO_CC_RxEnable()
1215 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_RECEIVE_EN); in HAL_TSIO_CC_RxEnable()
1222 if ((_HAL_REG16_R(&(_TSIOCtrl0->RX_CC_STATUS)) & TSIO0_INT_RX_CC) == TSIO0_INT_RX_CC) in HAL_TSIO_CC_RxInt()
1231 return (_HAL_REG16_R(&(_TSIOCtrl0->RX_CC_STATUS)) & TSIO0_ERR_FLAG_MASK); in HAL_TSIO_CC_RxErrStatus()
1236 return (_HAL_REG16_R(&(_TSIOCtrl0->RX_CC_SIZE)) & TSIO0_RX_CC_SIZE_MASK); in HAL_TSIO_CC_RxReadSize()
1241 …_REG16_SET_MASK(&(_TSIOCtrl0->RX_CC_CNTRL2),u8Addr,TSIO0_RX_ACPU_ADDR_MASK,TSIO0_RX_ACPU_ADDR_SHIF… in HAL_TSIO_CC_RxReadData()
1242 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_ST); in HAL_TSIO_CC_RxReadData()
1243 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_ST); in HAL_TSIO_CC_RxReadData()
1245 return _HAL_REG32_R(&(_TSIOCtrl0->RX_CC_RDATA)); in HAL_TSIO_CC_RxReadData()
1250 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_ADDR_CONT_TRI); in HAL_TSIO_CC_RxReadData_Fast()
1251 …_REG16_SET_MASK(&(_TSIOCtrl0->RX_CC_CNTRL2),u8Addr,TSIO0_RX_ACPU_ADDR_MASK,TSIO0_RX_ACPU_ADDR_SHIF… in HAL_TSIO_CC_RxReadData_Fast()
1252 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_CONT); in HAL_TSIO_CC_RxReadData_Fast()
1254 return _HAL_REG32_R(&(_TSIOCtrl0->RX_CC_RDATA)); in HAL_TSIO_CC_RxReadData_Fast()
1261 … _REG16_SET_MASK(&(_TSIOCtrl0->RX_CC_CNTRL2),0,TSIO0_RX_ACPU_ADDR_MASK,TSIO0_RX_ACPU_ADDR_SHIFT); in HAL_TSIO_CC_RxReadData_FastEnable()
1262 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_CONT); in HAL_TSIO_CC_RxReadData_FastEnable()
1263 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_ST); in HAL_TSIO_CC_RxReadData_FastEnable()
1267 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_CONT); in HAL_TSIO_CC_RxReadData_FastEnable()
1268 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_ST); in HAL_TSIO_CC_RxReadData_FastEnable()
1274 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_CLR); in HAL_TSIO_CC_TxClr()
1275 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_CLR); in HAL_TSIO_CC_TxClr()
1280 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_INT_CLR); in HAL_TSIO_CC_TxIntClr()
1281 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_INT_CLR); in HAL_TSIO_CC_TxIntClr()
1288 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_INT_EN); in HAL_TSIO_CC_TxEnable()
1289 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_START); in HAL_TSIO_CC_TxEnable()
1293 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_CLR); in HAL_TSIO_CC_TxEnable()
1294 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_CLR); in HAL_TSIO_CC_TxEnable()
1295 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_START); in HAL_TSIO_CC_TxEnable()
1301 _HAL_REG32_W(&(_TSIOCtrl0->TX_CC_WDATA), u32Data); in HAL_TSIO_CC_TxWriteData()
1302 …_REG16_SET_MASK(&(_TSIOCtrl0->TX_CC_CNTRL2),u8Addr,TSIO0_TX_ACPU_ADDR_MASK,TSIO0_TX_ACPU_ADDR_SHIF… in HAL_TSIO_CC_TxWriteData()
1303 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_RW); in HAL_TSIO_CC_TxWriteData()
1304 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_ST); in HAL_TSIO_CC_TxWriteData()
1305 …_REG16_SET_MASK(&(_TSIOCtrl0->TX_CC_CNTRL2),0x00,TSIO0_TX_ACPU_ADDR_MASK,TSIO0_TX_ACPU_ADDR_SHIFT); in HAL_TSIO_CC_TxWriteData()
1306 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_ST); in HAL_TSIO_CC_TxWriteData()
1311 _HAL_REG32_W(&(_TSIOCtrl0->TX_CC_WDATA), u32Data); in HAL_TSIO_CC_TxWriteData_Fast()
1318 … _REG16_SET_MASK(&(_TSIOCtrl0->TX_CC_CNTRL2),0,TSIO0_TX_ACPU_ADDR_MASK,TSIO0_TX_ACPU_ADDR_SHIFT); in HAL_TSIO_CC_TxWriteData_FastEnable()
1319 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_CONT); in HAL_TSIO_CC_TxWriteData_FastEnable()
1320 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_RW); in HAL_TSIO_CC_TxWriteData_FastEnable()
1321 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_ST); in HAL_TSIO_CC_TxWriteData_FastEnable()
1325 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_CONT); in HAL_TSIO_CC_TxWriteData_FastEnable()
1326 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_ST); in HAL_TSIO_CC_TxWriteData_FastEnable()
1332 _REG16_SET_MASK(&(_TSIOCtrl0->TX_CC_SIZE),u16Size,TSIO0_CC_SIZE_MASK,TSIO0_CC_SIZE_SHIFT); in HAL_TSIO_CC_TxWriteSize()
1338 …if ((_HAL_REG16_R(&(_TSIOCtrl0->TX_CC_STATUS)) & TSIO0_TX_CC_STATUS_INT_TX_CC) == TSIO0_TX_CC_STAT… in HAL_TSIO_CC_TxInt()
1578 _HAL_REG16_W(&(_TSIOCtrl0->AD_TX_CONFIG0), 0x0288); in HAL_TSIO_Bittraining_init_dynamic()
1579 _HAL_REG16_W(&(_TSIOCtrl0->PRBS_CONFIG0), 0x1007); in HAL_TSIO_Bittraining_init_dynamic()
1580 _HAL_REG16_W(&(_TSIOCtrl0->AD_RX_CONFIG0), 0x0000); in HAL_TSIO_Bittraining_init_dynamic()
1592 u16Data = _HAL_REG16_R(&(_TSIOCtrl0->BTRAIN_ST_0)); in HAL_TSIO_Bittraining_Getremapstate()
1633 u16Data = _HAL_REG16_R(&(_TSIOCtrl0->PH_INFO_2)); in HAL_TSIO_Bittraining_GetPhase()
1652 u16Data[0] = _HAL_REG16_R(&(_TSIOCtrl0->EL_INFO[0])); in HAL_TSIO_Bittraining_GetElinfo()
1653 u16Data[1] = _HAL_REG16_R(&(_TSIOCtrl0->EL_INFO[1])); in HAL_TSIO_Bittraining_GetElinfo()
1654 u16Data[2] = _HAL_REG16_R(&(_TSIOCtrl0->EL_INFO[2])); in HAL_TSIO_Bittraining_GetElinfo()
1665 u16Data[0] = _HAL_REG16_R(&(_TSIOCtrl0->PH_INFO_0)); in HAL_TSIO_Bittraining_GetPhaseinfo()
1666 u16Data[1] = _HAL_REG16_R(&(_TSIOCtrl0->PH_INFO_1)); in HAL_TSIO_Bittraining_GetPhaseinfo()
1667 u16Data[2] = _HAL_REG16_R(&(_TSIOCtrl0->PH_INFO_2)); in HAL_TSIO_Bittraining_GetPhaseinfo()
1668 u16Data[3] = _HAL_REG16_R(&(_TSIOCtrl0->BTRAIN_ST_0)); in HAL_TSIO_Bittraining_GetPhaseinfo()
1676 _HAL_REG16_W(&(_TSIOCtrl0->PRBS_CONFIG0), 0x1000); in HAL_TSIO_Bittraining_CheckPrbsErrcnt()
1678 _HAL_REG16_W(&(_TSIOCtrl0->PRBS_CONFIG0), 0x1007); in HAL_TSIO_Bittraining_CheckPrbsErrcnt()
1681 return _HAL_REG16_R(&(_TSIOCtrl0->DP_PHY_PRBS_ERRCNT)); in HAL_TSIO_Bittraining_CheckPrbsErrcnt()
1733 u16Data = _HAL_REG16_R(&(_TSIOCtrl0->PUH_STATUS0)); in HAL_TSIO_Int_Operation_Read()
1747 _REG16_SET(&(_TSIOCtrl0->PUH_CONFIG2), TSIO0_PUH_CONFIG2_OPERATION_START_EN); in HAL_TSIO_Int_Operation_Enable()
1751 _REG16_CLR(&(_TSIOCtrl0->PUH_CONFIG2), TSIO0_PUH_CONFIG2_OPERATION_START_EN); in HAL_TSIO_Int_Operation_Enable()
1757 _REG16_SET(&(_TSIOCtrl0->PUH_CONFIG2), TSIO0_PUH_CONFIG2_OPERATION_START_CLR); in HAL_TSIO_Int_Operation_Clear()
1758 _REG16_CLR(&(_TSIOCtrl0->PUH_CONFIG2), TSIO0_PUH_CONFIG2_OPERATION_START_CLR); in HAL_TSIO_Int_Operation_Clear()
1807 _REG16_CLR(&(_TSIOCtrl0->SW_RSTZ), TSIO0_SW_RST_ANA_RX); in HAL_TSIO_Analogphase_Init()
1816 _HAL_REG16_W(&(_TSIOCtrl0->PUH_CONFIG1), 0x0869); //for loopback in HAL_TSIO_Analogphase_Init()
1820 _HAL_REG16_W(&(_TSIOCtrl0->PUH_CONFIG1), 0x0809); in HAL_TSIO_Analogphase_Init()
1823 _REG16_SET(&(_TSIOCtrl0->SW_RSTZ), TSIO0_SW_RSTZ); in HAL_TSIO_Analogphase_Init()
1859 _HAL_REG16_W(&(_TSIOCtrl0->MAX_PERIOD_OF_PKT_SYNC), 0x0000); // for test in HAL_TSIO_Analogphase_Init()
1876 _REG16_SET(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_INSERT_CTS_IN_TX); in HAL_TSIO_Analogphase_Init()
1877 _REG16_SET(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_TURN_OFF_MCM_TSIO); in HAL_TSIO_Analogphase_Init()
1878 _HAL_REG16_W(&(_TSIOCtrl0->MAX_PERIOD_OF_SOC_TRAINING), 0x0000); in HAL_TSIO_Analogphase_Init()
1885 _HAL_REG16_W(&(_TSIOCtrl0->PUH_CONFIG1), 0x0859); //for loopback in HAL_TSIO_Analogphase_Init()
1919 _REG16_SET(&(_TSIOCtrl0->PUH_CONFIG2), TSIO0_PUH_CONFIG2_OPERATION_START_EN); in HAL_TSIO_Analogphase_Init()
1934 _REG16_CLR(&(_TSIOCtrl0->SW_RSTZ), TSIO0_SW_RSTZ);//low active in HAL_TSIO_Analogphase_Exit()
1935 _REG16_SET(&(_TSIOCtrl0->SW_RSTZ), TSIO0_SW_RST_ANA_RX); in HAL_TSIO_Analogphase_Exit()
2096 _HAL_REG16_W(&(_TSIOCtrl0->PUH_CONFIG0), 0x0062); in HAL_TSIO_Analogphase_Start()
2098 _HAL_REG16_W(&(_TSIOCtrl0->PUH_CONFIG0), 0x0066); in HAL_TSIO_Analogphase_Start()
2100 _HAL_REG16_W(&(_TSIOCtrl0->PUH_CONFIG0), 0x0000); in HAL_TSIO_Analogphase_Start()
2153 u16Data = (_HAL_REG16_R(&(_TSIOCtrl0->PUH_STATUS0)) & TSIO0_PUH_STATUS0_POWER_STATUS_MASK) in HAL_TSIO_Analogphase_GetPuhstatus()
2165 _HAL_REG16_W(&(_TSIOCtrl0->PRBS_CONFIG0), 0x1000); in HAL_TSIO_Analogphase_PrbsRead()
2167 _HAL_REG16_W(&(_TSIOCtrl0->PRBS_CONFIG0), 0x1007); in HAL_TSIO_Analogphase_PrbsRead()
2169 u16Data = _HAL_REG16_R(&(_TSIOCtrl0->DP_PHY_PRBS_ERRCNT)); in HAL_TSIO_Analogphase_PrbsRead()