Lines Matching refs:_REG16_SET
72 #define _REG16_SET(reg, value); _HAL_REG16_W(reg, SET_FLAG1(_HAL_REG16_R(reg), value)); macro
514 _REG16_SET(&(_TSIO_CLKGEN0->REG_CLKGEN0_TSIO), REG_CLKGEN0_TSIO_DISABLE_CLOCK); in HAL_TSIO_ClkOpen()
528 _REG16_SET(&(_TSIOCtrl0->SW_RSTZ), TSIO0_SW_RSTZ); in HAL_TSIO_Reset()
535 _REG16_SET(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_INSERT_CTS_IN_TX); in HAL_TSIO_Tx2Rx_InsertCTS()
547 _REG16_SET(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_TX_DIRECT_RX_8); in HAL_TSIO_Tx2Rx_Direct8()
559 _REG16_SET(&(_TSIOCtrl1->RX_CONFIG0), TSIO1_TX_DIRECT_RX_16); in HAL_TSIO_Tx2Rx_Direct16()
560 _REG16_SET(&(_TSIOCtrl0->PUH_CONFIG1), TSIO0_PUH_CONFIG1_VCC_POWER_GOOD_SET_HIGHT); in HAL_TSIO_Tx2Rx_Direct16()
561 _REG16_SET(&(_TSIOCtrl0->PUH_CONFIG1), TSIO0_PUH_CONFIG1_TSIO_RX_DATA_VALID_SET_HIGH); in HAL_TSIO_Tx2Rx_Direct16()
597 _REG16_SET(&(_TSIOCtrl1->RX_CONFIG0), TSIO1_DECRYPT_DISABLE); in HAL_TSIO_Decrypt_Set()
601 _REG16_SET(&(_TSIOCtrl1->PKT_SYNC_CTRL),TSIO1_PKT_SYNC_EN); in HAL_TSIO_Decrypt_Set()
619 _REG16_SET(&(_TSIOCtrl3->TSIO_PKT_MERGE_CONFIG), TSIO3_NO_NEED_MERGE_BYPASS_SM); in HAL_TSIO_BypassMerge_Set()
620 _REG16_SET(&(_TSIOCtrl3->TSIO_BYPASS_MERGE_DISABLE), TSIO3_BYPASS_MERGE_DIABLE); in HAL_TSIO_BypassMerge_Set()
667 _REG16_SET(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_CTS_DISABLE); in HAL_TSIO_CTS_En()
677 _REG16_SET(&(_TSOCtrl3->SW_RSTZ),TSO3_SW_RSTZ); in HAL_TSIO_SGDMAIN_Reset()
685 _REG16_SET(&(_TSOCtrl3->LAST_PKT),TSO3_LAST_PKT_STR2MI_RST_WADR); in HAL_TSIO_SGDMAIN_LastPktBuf_Set()
688 _REG16_SET(&(_TSOCtrl3->LAST_PKT),TSO3_LAST_PKT_STR2MI_EN); in HAL_TSIO_SGDMAIN_LastPktBuf_Set()
696 _REG16_SET(&(_TSOCtrl3->SGVQ1_TX_CONFIG), TSO3_TX_CONFIG_TX_RESET); in HAL_TSIO_SGDMAIN_SGVQBuf_Set()
698 _REG16_SET(&(_TSOCtrl3->SGVQ1_TX_CONFIG), TSO3_TX_CONFIG_SVQ_TX_ENABLE); in HAL_TSIO_SGDMAIN_SGVQBuf_Set()
708 _REG16_SET(&(_TSOCtrl3->ACPU_CMD), TSO3_ACPU_CMD_START_A_NEW_PACKAGE); in HAL_TSIO_SGDMAIN_VC_Open()
714 _REG16_SET(&(_TSOCtrl3->ACPU_CMD), TSO3_ACPU_CMD_ACPU_RW); in HAL_TSIO_SGDMAIN_VC_Open()
715 _REG16_SET(&(_TSOCtrl3->ACPU_CMD), TSO3_ACPU_CMD_ACPU_ACTIVE); in HAL_TSIO_SGDMAIN_VC_Open()
718 _REG16_SET(&(_TSOCtrl3->ACPU_CMD), TSO3_ACPU_CMD_M_PRIORITY); in HAL_TSIO_SGDMAIN_VC_Open()
728 _REG16_SET(&(_TSOCtrl3->ACPU_FLAG), TSO3_ACPU_FLAG_PKT_MODE_188); in HAL_TSIO_SGDMAIN_VC_Open()
736 _REG16_SET(&(_TSOCtrl3->ACPU_FLAG), TSO3_ACPU_FLAG_LAST_NODE_FLUSH); in HAL_TSIO_SGDMAIN_VC_Open()
742 _REG16_SET(&(_TSOCtrl3->ACPU_FLAG), TSO3_ACPU_FLAG_INTERRUPT_ENABLE); in HAL_TSIO_SGDMAIN_VC_Open()
749 _REG16_SET(&(_TSOCtrl3->ACPU_ACTIVE), TSO3_ACPU_ACTIVE); in HAL_TSIO_SGDMAIN_VC_Open()
756 _REG16_SET(&(_TSOCtrl3->ACPU_CMD), TSO3_ACPU_CMD_ACPU_RW); in HAL_TSIO_SGDMAIN_VC_Close()
760 _REG16_SET(&(_TSOCtrl3->ACPU_ACTIVE), TSO3_ACPU_ACTIVE); in HAL_TSIO_SGDMAIN_VC_Close()
791 _REG16_SET(&(_TSOCtrl3->SGCTRL_START), TSO3_SGCTRL_START); in HAL_TSIO_SGDMAIN_Start()
809 _REG16_SET(&(_TSOCtrl3->PACE_DBG), TSO3_SGDMA_IN_VC_INT_CLR); in HAL_TSIO_SGDMAIN_IntClr()
810 _REG16_SET(&(_TSOCtrl3->SGDMA_IN), TSO3_SGDMA_IN_VC_INT_TRIGGER); in HAL_TSIO_SGDMAIN_IntClr()
825 _REG16_SET(&(_TSOCtrl3->SGDMA_IN), TSO3_SGDMA_IN_INT_CLR); in HAL_TSIO_SGDMAIN_IntClrAll()
844 _REG16_SET(&(_TSOCtrl3->ACPU_ACTIVE), TSO3_ACPU_ACTIVE); in HAL_TSIO_SGDMAIN_ReadSram()
961 _REG16_SET(&(_TSOCtrl3->SGDMA_IN), TSO3_SGDMA_IN_PAUSE); in HAL_TSIO_SGDMAIN_Pause()
975 _REG16_SET(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_RST_WADR); in HAL_TSIO_SGDMAOUT_Init()
978 _REG16_SET(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_DMA_FLUSH_EN); // for fixed ccp error in HAL_TSIO_SGDMAOUT_Init()
979 _REG16_SET(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_EN); in HAL_TSIO_SGDMAOUT_Init()
986 _REG16_SET(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_CLR); in HAL_TSIO_SGDMAOUT_VC_Open()
987 _REG16_SET(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_RW); in HAL_TSIO_SGDMAOUT_VC_Open()
988 _REG16_SET(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_ACTIVE); in HAL_TSIO_SGDMAOUT_VC_Open()
991 _REG16_SET(&(_TSIOCtrl2->ACPU_FLAG), TSIO2_ACPU_FLAG_INTERRUPT_ENABLE); in HAL_TSIO_SGDMAOUT_VC_Open()
995 _REG16_SET(&(_TSIOCtrl2->ACPU_FLAG), TSIO2_ACPU_FLAG_SECURE_FLAG); in HAL_TSIO_SGDMAOUT_VC_Open()
1001 _REG16_SET(&(_TSIOCtrl2->ACPU_FLAG), TSIO2_ACPU_FLAG_DMA_END_CONTINUE_DMA); in HAL_TSIO_SGDMAOUT_VC_Open()
1007 _REG16_SET(&(_TSIOCtrl2->ACPU_ACTIVE), TSIO2_ACPU_ACTIVE); in HAL_TSIO_SGDMAOUT_VC_Open()
1014 _REG16_SET(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_RW); in HAL_TSIO_SGDMAOUT_VC_Close()
1015 _REG16_SET(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_CLR); in HAL_TSIO_SGDMAOUT_VC_Close()
1019 _REG16_SET(&(_TSIOCtrl2->ACPU_ACTIVE), TSIO2_ACPU_ACTIVE); in HAL_TSIO_SGDMAOUT_VC_Close()
1024 _REG16_SET(&(_TSIOCtrl2->VCFSM_START), TSIO2_VCFSM_START); in HAL_TSIO_SGDMAOUT_Start()
1056 _REG16_SET(&(_TSIOCtrl2->SGDMA_OUT_INFO), TSIO2_SGDMA_OUT_VC_INT_CLR); in HAL_TSIO_SGDMAOUT_IntClr()
1057 _REG16_SET(&(_TSIOCtrl2->SGDMA_OUT_CTRL), TSIO2_SGDMA_OUT_VC_INT_TRIGGER); in HAL_TSIO_SGDMAOUT_IntClr()
1072 _REG16_SET(&(_TSIOCtrl2->SGDMA_OUT_CTRL), TSIO2_SGDMA_OUT_INT_CLR); in HAL_TSIO_SGDMAOUT_IntClrAll()
1091 _REG16_SET(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_RD_ADDR_LSB); in HAL_TSIO_SGDMAOUT_ReadSram()
1099 _REG16_SET(&(_TSIOCtrl2->ACPU_ACTIVE), TSIO2_ACPU_ACTIVE); in HAL_TSIO_SGDMAOUT_ReadSram()
1123 _REG16_SET(&(_TSIOCtrl2->SGDMA_OUT_CTRL), TSIO2_SGDMA_OUT_PAUSE); in HAL_TSIO_SGDMAOUT_Pause()
1177 _REG16_SET(&(_TSIOCtrl1->SVID_INFO[u8Addr]), u16Shift); in HAL_TSIO_SVIDTBL_Set()
1183 _REG16_SET(&(_TSIOCtrl1->SVID_SRCID[u8Tblid]), TSIO1_ENABLE); in HAL_TSIO_SVIDTBL_Set()
1192 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_CLR); in HAL_TSIO_CC_RxClr()
1199 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_INT_CLR); in HAL_TSIO_CC_RxIntClr()
1207 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_INT_EN); in HAL_TSIO_CC_RxEnable()
1209 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_RECEIVE_EN); in HAL_TSIO_CC_RxEnable()
1213 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_CLR); in HAL_TSIO_CC_RxEnable()
1242 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_ST); in HAL_TSIO_CC_RxReadData()
1250 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_ADDR_CONT_TRI); in HAL_TSIO_CC_RxReadData_Fast()
1252 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_CONT); in HAL_TSIO_CC_RxReadData_Fast()
1262 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_CONT); in HAL_TSIO_CC_RxReadData_FastEnable()
1263 _REG16_SET(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_ST); in HAL_TSIO_CC_RxReadData_FastEnable()
1274 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_CLR); in HAL_TSIO_CC_TxClr()
1280 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_INT_CLR); in HAL_TSIO_CC_TxIntClr()
1288 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_INT_EN); in HAL_TSIO_CC_TxEnable()
1289 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_START); in HAL_TSIO_CC_TxEnable()
1293 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_CLR); in HAL_TSIO_CC_TxEnable()
1303 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_RW); in HAL_TSIO_CC_TxWriteData()
1304 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_ST); in HAL_TSIO_CC_TxWriteData()
1319 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_CONT); in HAL_TSIO_CC_TxWriteData_FastEnable()
1320 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_RW); in HAL_TSIO_CC_TxWriteData_FastEnable()
1321 _REG16_SET(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_ST); in HAL_TSIO_CC_TxWriteData_FastEnable()
1363 _REG16_SET(&(_TSIOCtrlLOCDEC->SCBFIXRULE),TSIO_LOCDEC_SCBFIXRULE); in HAL_TSIO_LOCDEC_ScbFixRule()
1393 _REG16_SET(&(_TSIOCtrlLOCDEC->CMD), TSIO_LOCDEC_CMD_KEY_SEL); in HAL_TSIO_LOCDEC_Key_Set()
1400 _REG16_SET(&(_TSIOCtrlLOCDEC->CMD), TSIO_LOCDEC_CMD_CMD); in HAL_TSIO_LOCDEC_Key_Set()
1401 _REG16_SET(&(_TSIOCtrlLOCDEC->KT_GO), TSIO_LOCDEC_KT_GO); in HAL_TSIO_LOCDEC_Key_Set()
1539 _REG16_SET(&(_TSIOCtrl1->CHG_PH_STABLE_TIME),TSIO1_CHG_PH_STABLE_TIME_GUARD_PH_LOAD); in HAL_TSIO_Bittraining_init()
1550 _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_PH_INFO_SEL); in HAL_TSIO_Bittraining_init()
1565 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW1_DELAYlt); in HAL_TSIO_Bittraining_init()
1600 _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_DEBUG_REG_LOAD); in HAL_TSIO_Bittraining_Setvalue()
1604 _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_EARLY); in HAL_TSIO_Bittraining_Setvalue()
1612 _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_LATE); in HAL_TSIO_Bittraining_Setvalue()
1619 _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_CHG_PH_DONE); in HAL_TSIO_Bittraining_Setvalue()
1644 _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_EL_INFO_SEL); in HAL_TSIO_Bittraining_GetElinfo()
1688 _REG16_SET(&(_TSIOCtrl1->BTRAIN_INT_EN), TSIO1_BTRAIN_INT_EN); in HAL_TSIO_Int_Bittraining_Enable()
1698 _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_BTRAIN_INT_CLR); in HAL_TSIO_Int_Bittraining_Clear()
1747 _REG16_SET(&(_TSIOCtrl0->PUH_CONFIG2), TSIO0_PUH_CONFIG2_OPERATION_START_EN); in HAL_TSIO_Int_Operation_Enable()
1757 _REG16_SET(&(_TSIOCtrl0->PUH_CONFIG2), TSIO0_PUH_CONFIG2_OPERATION_START_CLR); in HAL_TSIO_Int_Operation_Clear()
1767 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_PD); in HAL_TSIO_Analogphase_Pllreset()
1810 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_22),TSIO_PHY_22_LPLL_SW_DEBUG_EN); in HAL_TSIO_Analogphase_Init()
1823 _REG16_SET(&(_TSIOCtrl0->SW_RSTZ), TSIO0_SW_RSTZ); in HAL_TSIO_Analogphase_Init()
1825 _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_BTRAIN_INT_CLR); in HAL_TSIO_Analogphase_Init()
1829 _REG16_SET(&(_TSIOCtrl1->BTRAIN_INT_EN), TSIO1_BTRAIN_INT_EN); in HAL_TSIO_Analogphase_Init()
1831 _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG0), TSIO1_SW_JUMP_PH_CH); in HAL_TSIO_Analogphase_Init()
1875 _REG16_SET(&(_TSOCtrl0->TSO_CONFIG5), TSO0_TSIO_MODE); in HAL_TSIO_Analogphase_Init()
1876 _REG16_SET(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_INSERT_CTS_IN_TX); in HAL_TSIO_Analogphase_Init()
1877 _REG16_SET(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_TURN_OFF_MCM_TSIO); in HAL_TSIO_Analogphase_Init()
1916 _REG16_SET(&(_TSIOCtrl1->RX_CONFIG0), TSIO1_DECRYPT_DISABLE); in HAL_TSIO_Analogphase_Init()
1919 _REG16_SET(&(_TSIOCtrl0->PUH_CONFIG2), TSIO0_PUH_CONFIG2_OPERATION_START_EN); in HAL_TSIO_Analogphase_Init()
1922 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_00), TSIO_PHY_00_REG_REF_SEL); in HAL_TSIO_Analogphase_Init()
1935 _REG16_SET(&(_TSIOCtrl0->SW_RSTZ), TSIO0_SW_RST_ANA_RX); in HAL_TSIO_Analogphase_Exit()
1971 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_PHDAC_RST); in HAL_TSIO_Analogphase_Set()
1991 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_PHDAC_SELECT); in HAL_TSIO_Analogphase_Set()
2014 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW1_DELAYlt); in HAL_TSIO_Analogphase_Set()
2034 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW2_DELAYlt); in HAL_TSIO_Analogphase_Set()
2055 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW3_DELAYlt); in HAL_TSIO_Analogphase_Set()
2075 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW4_DELAYlt); in HAL_TSIO_Analogphase_Set()
2088 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_PHDAC_UPDATE); in HAL_TSIO_Analogphase_Set()
2219 _REG16_SET(&(_TSIOCtrl2->TSIO_RXANA_TO_PVR_DEBUG), TSIO2_TSIO_RXANA_TO_PVR_DEBG); in HAL_TSIO_RxRecord_Start()
2230 _REG16_SET(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_EN); in HAL_TSIO_RxRecord_Setbuf()
2233 _REG16_SET(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_RST_WADR); in HAL_TSIO_RxRecord_Setbuf()
2241 _REG16_SET(&(_TSPCtrl8->HW8_CONFIG3), TSP_TSIF0_TSIO0_BLK_EN); in HAL_TSIO_TSP_BLK_Set()
2242 _REG16_SET(&(_TSPCtrl8->HW8_CONFIG3), TSP_TSIF0_TSIO1_BLK_EN); in HAL_TSIO_TSP_BLK_Set()
2243 _REG16_SET(&(_TSPCtrl8->HW8_CONFIG3), TSP_TSIF0_TSIO2_BLK_EN); in HAL_TSIO_TSP_BLK_Set()
2244 _REG16_SET(&(_TSPCtrl8->HW8_CONFIG3), TSP_TSIF0_TSIO3_BLK_EN); in HAL_TSIO_TSP_BLK_Set()
2245 _REG16_SET(&(_TSPCtrl8->HW8_CONFIG3), TSP_TSIF0_TSIO4_BLK_EN); in HAL_TSIO_TSP_BLK_Set()
2246 _REG16_SET(&(_TSPCtrl8->HW8_CONFIG3), TSP_TSIF0_TSIO5_BLK_EN); in HAL_TSIO_TSP_BLK_Set()