Lines Matching refs:_REG16_CLR
74 #define _REG16_CLR(reg, value); _HAL_REG16_W(reg, RESET_FLAG1(_HAL_REG16_R(reg), value)); macro
498 _REG16_CLR(&(_TSIO_CLKGEN0->REG_CLKGEN0_TSP), REG_CLKGEN0_TSP_DISABLE_CLOCK); in HAL_TSIO_ClkOpen()
502 _REG16_CLR(&(_TSIOCHIPTOP->REG_TOP_TSIO), REG_TOP_TSIO_TSP_BOOT_CLK_SEL); in HAL_TSIO_ClkOpen()
505 _REG16_CLR(&(_TSIOCtrl0->CKG_TSP_TSIO), TSIO0_CKG_TSP_TSIO); in HAL_TSIO_ClkOpen()
508 _REG16_CLR(&(_TSIO_CLKGEN0->REG_CLKGEN0_TSIO), REG_CLKGEN0_TSIO_DISABLE_CLOCK); in HAL_TSIO_ClkOpen()
527 _REG16_CLR(&(_TSIOCtrl0->SW_RSTZ), TSIO0_SW_RSTZ);//low active in HAL_TSIO_Reset()
539 _REG16_CLR(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_INSERT_CTS_IN_TX); in HAL_TSIO_Tx2Rx_InsertCTS()
551 _REG16_CLR(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_TX_DIRECT_RX_8); in HAL_TSIO_Tx2Rx_Direct8()
565 _REG16_CLR(&(_TSIOCtrl1->RX_CONFIG0), TSIO1_TX_DIRECT_RX_16); in HAL_TSIO_Tx2Rx_Direct16()
566 _REG16_CLR(&(_TSIOCtrl0->PUH_CONFIG1), TSIO0_PUH_CONFIG1_VCC_POWER_GOOD_SET_HIGHT); in HAL_TSIO_Tx2Rx_Direct16()
567 _REG16_CLR(&(_TSIOCtrl0->PUH_CONFIG1), TSIO0_PUH_CONFIG1_TSIO_RX_DATA_VALID_SET_HIGH); in HAL_TSIO_Tx2Rx_Direct16()
593 _REG16_CLR(&(_TSIOCtrl1->RX_CONFIG0), TSIO1_DECRYPT_DISABLE); in HAL_TSIO_Decrypt_Set()
614 _REG16_CLR(&(_TSIOCtrl3->TSIO_PKT_MERGE_CONFIG), TSIO3_NO_NEED_MERGE_BYPASS_SM); in HAL_TSIO_BypassMerge_Set()
615 _REG16_CLR(&(_TSIOCtrl3->TSIO_BYPASS_MERGE_DISABLE), TSIO3_BYPASS_MERGE_DIABLE); in HAL_TSIO_BypassMerge_Set()
663 _REG16_CLR(&(_TSIOCtrl0->TX_CONFIG0), TSIO0_CTS_DISABLE); in HAL_TSIO_CTS_En()
676 _REG16_CLR(&(_TSOCtrl3->SW_RSTZ),TSO3_SW_RSTZ); //low active in HAL_TSIO_SGDMAIN_Reset()
686 _REG16_CLR(&(_TSOCtrl3->LAST_PKT),TSO3_LAST_PKT_STR2MI_RST_WADR); in HAL_TSIO_SGDMAIN_LastPktBuf_Set()
697 _REG16_CLR(&(_TSOCtrl3->SGVQ1_TX_CONFIG), TSO3_TX_CONFIG_TX_RESET); in HAL_TSIO_SGDMAIN_SGVQBuf_Set()
712 _REG16_CLR(&(_TSOCtrl3->ACPU_CMD), TSO3_ACPU_CMD_START_A_NEW_PACKAGE); in HAL_TSIO_SGDMAIN_VC_Open()
722 _REG16_CLR(&(_TSOCtrl3->ACPU_CMD), TSO3_ACPU_CMD_M_PRIORITY); in HAL_TSIO_SGDMAIN_VC_Open()
732 _REG16_CLR(&(_TSOCtrl3->ACPU_FLAG), TSO3_ACPU_FLAG_PKT_MODE_188); in HAL_TSIO_SGDMAIN_VC_Open()
740 _REG16_CLR(&(_TSOCtrl3->ACPU_FLAG), TSO3_ACPU_FLAG_LAST_NODE_FLUSH); in HAL_TSIO_SGDMAIN_VC_Open()
757 _REG16_CLR(&(_TSOCtrl3->ACPU_CMD), TSO3_ACPU_CMD_ACPU_ACTIVE); in HAL_TSIO_SGDMAIN_VC_Close()
826 _REG16_CLR(&(_TSOCtrl3->SGDMA_IN), TSO3_SGDMA_IN_INT_CLR); in HAL_TSIO_SGDMAIN_IntClrAll()
840 _REG16_CLR(&(_TSOCtrl3->ACPU_CMD), TSO3_ACPU_CMD_ACPU_RW); in HAL_TSIO_SGDMAIN_ReadSram()
841 _REG16_CLR(&(_TSOCtrl3->ACPU_CMD), TSO3_ACPU_CMD_ACPU_ACTIVE); in HAL_TSIO_SGDMAIN_ReadSram()
965 _REG16_CLR(&(_TSOCtrl3->SGDMA_IN), TSO3_SGDMA_IN_PAUSE); in HAL_TSIO_SGDMAIN_Pause()
974 _REG16_CLR(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_EN); in HAL_TSIO_SGDMAOUT_Init()
976 _REG16_CLR(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_RST_WADR); in HAL_TSIO_SGDMAOUT_Init()
999 _REG16_CLR(&(_TSIOCtrl2->ACPU_FLAG), TSIO2_ACPU_FLAG_SECURE_FLAG); in HAL_TSIO_SGDMAOUT_VC_Open()
1016 _REG16_CLR(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_ACTIVE); in HAL_TSIO_SGDMAOUT_VC_Close()
1073 _REG16_CLR(&(_TSIOCtrl2->SGDMA_OUT_CTRL), TSIO2_SGDMA_OUT_INT_CLR); in HAL_TSIO_SGDMAOUT_IntClrAll()
1087 _REG16_CLR(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_RW); in HAL_TSIO_SGDMAOUT_ReadSram()
1088 _REG16_CLR(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_ACTIVE); in HAL_TSIO_SGDMAOUT_ReadSram()
1095 _REG16_CLR(&(_TSIOCtrl2->ACPU_CMD), TSIO2_ACPU_CMD_RD_ADDR_LSB); in HAL_TSIO_SGDMAOUT_ReadSram()
1127 _REG16_CLR(&(_TSIOCtrl2->SGDMA_OUT_CTRL), TSIO2_SGDMA_OUT_PAUSE); in HAL_TSIO_SGDMAOUT_Pause()
1181 _REG16_CLR(&(_TSIOCtrl1->SVID_INFO[u8Addr]), u16Shift); in HAL_TSIO_SVIDTBL_Set()
1193 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_CLR); in HAL_TSIO_CC_RxClr()
1198 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_RECEIVE_EN); in HAL_TSIO_CC_RxIntClr()
1200 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_INT_CLR); in HAL_TSIO_CC_RxIntClr()
1214 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_CLR); in HAL_TSIO_CC_RxEnable()
1215 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL), TSIO0_RX_CC_RECEIVE_EN); in HAL_TSIO_CC_RxEnable()
1243 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_ST); in HAL_TSIO_CC_RxReadData()
1267 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_CONT); in HAL_TSIO_CC_RxReadData_FastEnable()
1268 _REG16_CLR(&(_TSIOCtrl0->RX_CC_CNTRL2),TSIO0_RX_ACPU_ST); in HAL_TSIO_CC_RxReadData_FastEnable()
1275 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_CLR); in HAL_TSIO_CC_TxClr()
1281 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_INT_CLR); in HAL_TSIO_CC_TxIntClr()
1294 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_CLR); in HAL_TSIO_CC_TxEnable()
1295 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL), TSIO0_TX_CC_START); in HAL_TSIO_CC_TxEnable()
1306 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_ST); in HAL_TSIO_CC_TxWriteData()
1325 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_CONT); in HAL_TSIO_CC_TxWriteData_FastEnable()
1326 _REG16_CLR(&(_TSIOCtrl0->TX_CC_CNTRL2),TSIO0_TX_ACPU_ST); in HAL_TSIO_CC_TxWriteData_FastEnable()
1367 _REG16_CLR(&(_TSIOCtrlLOCDEC->SCBFIXRULE),TSIO_LOCDEC_SCBFIXRULE); in HAL_TSIO_LOCDEC_ScbFixRule()
1397 _REG16_CLR(&(_TSIOCtrlLOCDEC->CMD), TSIO_LOCDEC_CMD_KEY_SEL); in HAL_TSIO_LOCDEC_Key_Set()
1541 _REG16_CLR(&(_TSIOCtrl1->CHG_PH_STABLE_TIME),TSIO1_CHG_PH_STABLE_TIME_GUARD_PH_LOAD); in HAL_TSIO_Bittraining_init()
1569 _REG16_CLR(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW1_DELAYlt); in HAL_TSIO_Bittraining_init()
1608 _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_EARLY); in HAL_TSIO_Bittraining_Setvalue()
1616 _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_LATE); in HAL_TSIO_Bittraining_Setvalue()
1621 _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_CHG_PH_DONE); in HAL_TSIO_Bittraining_Setvalue()
1648 _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_EL_INFO_SEL); in HAL_TSIO_Bittraining_GetElinfo()
1692 _REG16_CLR(&(_TSIOCtrl1->BTRAIN_INT_EN), TSIO1_BTRAIN_INT_EN); in HAL_TSIO_Int_Bittraining_Enable()
1700 _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_BTRAIN_INT_CLR); in HAL_TSIO_Int_Bittraining_Clear()
1751 _REG16_CLR(&(_TSIOCtrl0->PUH_CONFIG2), TSIO0_PUH_CONFIG2_OPERATION_START_EN); in HAL_TSIO_Int_Operation_Enable()
1758 _REG16_CLR(&(_TSIOCtrl0->PUH_CONFIG2), TSIO0_PUH_CONFIG2_OPERATION_START_CLR); in HAL_TSIO_Int_Operation_Clear()
1769 _REG16_CLR(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_PD); in HAL_TSIO_Analogphase_Pllreset()
1807 _REG16_CLR(&(_TSIOCtrl0->SW_RSTZ), TSIO0_SW_RST_ANA_RX); in HAL_TSIO_Analogphase_Init()
1827 _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_BTRAIN_INT_CLR); in HAL_TSIO_Analogphase_Init()
1833 _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG0), TSIO1_SW_JUMP_PH_CH); in HAL_TSIO_Analogphase_Init()
1934 _REG16_CLR(&(_TSIOCtrl0->SW_RSTZ), TSIO0_SW_RSTZ);//low active in HAL_TSIO_Analogphase_Exit()
1973 _REG16_CLR(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_PHDAC_RST); in HAL_TSIO_Analogphase_Set()
1995 _REG16_CLR(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_PHDAC_SELECT); in HAL_TSIO_Analogphase_Set()
2018 _REG16_CLR(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW1_DELAYlt); in HAL_TSIO_Analogphase_Set()
2038 _REG16_CLR(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW2_DELAYlt); in HAL_TSIO_Analogphase_Set()
2059 _REG16_CLR(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW3_DELAYlt); in HAL_TSIO_Analogphase_Set()
2079 _REG16_CLR(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW4_DELAYlt); in HAL_TSIO_Analogphase_Set()
2090 _REG16_CLR(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_PHDAC_UPDATE); in HAL_TSIO_Analogphase_Set()
2224 _REG16_CLR(&(_TSIOCtrl2->TSIO_RXANA_TO_PVR_DEBUG), TSIO2_TSIO_RXANA_TO_PVR_DEBG); in HAL_TSIO_RxRecord_Start()
2234 _REG16_CLR(&(_TSIOCtrl2->TSIO_PVR_CONFIG), TSIO2_PVR_STR2MI_RST_WADR); in HAL_TSIO_RxRecord_Setbuf()
2250 _REG16_CLR(&(_TSPCtrl8->HW8_CONFIG3), TSP_TSIF0_TSIO0_BLK_EN); in HAL_TSIO_TSP_BLK_Set()
2251 _REG16_CLR(&(_TSPCtrl8->HW8_CONFIG3), TSP_TSIF0_TSIO1_BLK_EN); in HAL_TSIO_TSP_BLK_Set()
2252 _REG16_CLR(&(_TSPCtrl8->HW8_CONFIG3), TSP_TSIF0_TSIO2_BLK_EN); in HAL_TSIO_TSP_BLK_Set()
2253 _REG16_CLR(&(_TSPCtrl8->HW8_CONFIG3), TSP_TSIF0_TSIO3_BLK_EN); in HAL_TSIO_TSP_BLK_Set()
2254 _REG16_CLR(&(_TSPCtrl8->HW8_CONFIG3), TSP_TSIF0_TSIO4_BLK_EN); in HAL_TSIO_TSP_BLK_Set()
2255 _REG16_CLR(&(_TSPCtrl8->HW8_CONFIG3), TSP_TSIF0_TSIO5_BLK_EN); in HAL_TSIO_TSP_BLK_Set()