1543     _HAL_REG16_W(&(_TSIOCtrl1->BTRAIN_CONFIG3), 0x8000);  in HAL_TSIO_Bittraining_init()
1549     _HAL_REG16_W(&(_TSIOCtrl1->BTRAIN_CONFIG3), 0x8010);  in HAL_TSIO_Bittraining_init()
1550     _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_PH_INFO_SEL);  in HAL_TSIO_Bittraining_init()
1584     _HAL_REG16_W(&(_TSIOCtrl1->BTRAIN_CONFIG3), 0x8010);  in HAL_TSIO_Bittraining_init_dynamic()
1600     _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_DEBUG_REG_LOAD);  in HAL_TSIO_Bittraining_Setvalue()
1604         _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_EARLY);  in HAL_TSIO_Bittraining_Setvalue()
1608         _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_EARLY);  in HAL_TSIO_Bittraining_Setvalue()
1612         _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_LATE);  in HAL_TSIO_Bittraining_Setvalue()
1616         _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_LATE);  in HAL_TSIO_Bittraining_Setvalue()
1619     _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_CHG_PH_DONE);  in HAL_TSIO_Bittraining_Setvalue()
1621     _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_SW_CHG_PH_DONE);  in HAL_TSIO_Bittraining_Setvalue()
1631 …_REG16_SET_MASK(&(_TSIOCtrl1->BTRAIN_CONFIG3), u8Phase, TSIO1_CHANNEL_SEL_MASK, TSIO1_CHANNEL_SEL_…  in HAL_TSIO_Bittraining_GetPhase()
1644         _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_EL_INFO_SEL);  in HAL_TSIO_Bittraining_GetElinfo()
1648         _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_EL_INFO_SEL);  in HAL_TSIO_Bittraining_GetElinfo()
1698     _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_BTRAIN_INT_CLR);  in HAL_TSIO_Int_Bittraining_Clear()
1700     _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_BTRAIN_INT_CLR);  in HAL_TSIO_Int_Bittraining_Clear()
1825     _REG16_SET(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_BTRAIN_INT_CLR);  in HAL_TSIO_Analogphase_Init()
1827     _REG16_CLR(&(_TSIOCtrl1->BTRAIN_CONFIG3), TSIO1_BTRAIN_INT_CLR);  in HAL_TSIO_Analogphase_Init()