Lines Matching refs:REG32
9 } REG32; typedef
343 REG32 Str2mi_head2pvr1; // 0xbf802a04 0x01
346 …REG32 Str2mi_mid2pvr1; // 0xbf802a0c 0x03 ,wpt…
349 REG32 Str2mi_tail2pvr1; // 0xbf802a14 0x05
352 REG32 Pcr_L; // 0xbf802a1c 0x07
355 REG32 Pcr_H; // 0xbf802a24 0x09
361 REG32 _xbf202a2c; // 0xbf802a30 0x0c
363 REG32 PVR2_Config; // 0xbf802a38 0x0e
396 REG32 PVR2_LPCR1; // 0xbf802a40 0x10
399 REG32 Str2mi_head1_pvr2; // 0xbf802a48 0x12
400 REG32 Str2mi_mid1_wptr_pvr2; // 0xbf802a50 0x14
401 REG32 Str2mi_tail1_pvr2; // 0xbf802a58 0x16
402 REG32 Str2mi_head2_pvr2; // 0xbf802a60 0x18
403 …REG32 Str2mi_mid2_pvr2; // 0xbf802a68 0x1a, PVR2…
404 REG32 Str2mi_tail2_pvr2; // 0xbf802a70 0x1c
405 REG32 Hw_SyncByte2; // 0xbf802a78 0x1e
413 REG32 Pkt_CacheW0; // 0xbf802a80 0x20
415 REG32 Pkt_CacheW1; // 0xbf802a88 0x22
417 REG32 Pkt_CacheW2; // 0xbf802a90 0x24
419 REG32 Pkt_CacheW3; // 0xbf802a98 0x26
421 REG32 Pkt_CacheIdx; // 0xbf802aa0 0x28
423 REG32 Pkt_DMA; // 0xbf802aa8 0x2a
455 REG32 Pcr_L_CmdQ; // 0xbf802ac0 0x30
511 REG32 SwInt_Stat; // 0xbf802ae0 0x38
535 REG32 TsDma_Addr; // 0xbf802ae8 0x3a
537 REG32 TsDma_Size; // 0xbf802af0 0x3c
554 REG32 MCU_Cmd; // 0xbf802b00 0x40
614 REG32 NOEA_PC; // 0xbf802b18 0x46
628 REG32 Idr_Addr; // 0xbf802b24 0x49
629 REG32 Idr_Write; // 0xbf802b2c 0x4b
630 REG32 Idr_Read; // 0xbf802b34 0x4d
642 REG32 TsRec_Head; // 0xbf802b40 0x50
643 …REG32 TsRec_Mid_PVR1_WPTR; // 0xbf802b48 0x52, PVR1 mid…
644 REG32 TsRec_Tail; // 0xbf802b50 0x54
645 …REG32 _xbf802b58[2]; // 0xbf802b58 ~ 0xbf802b60 0…
683 REG32 TSP_MATCH_PID_NUM; // 0xbf802b70 0x5c
685 …REG32 TSP_IWB_WAIT; // 0xbf802b78 0x5e // Wait …
687 REG32 Cpu_Base; // 0xbf802b80 0x60
690 REG32 Qmem_Ibase; // 0xbf802b88 0x62
692 REG32 Qmem_Imask; // 0xbf802b90 0x64
694 REG32 Qmem_Dbase; // 0xbf802b98 0x66
696 REG32 Qmem_Dmask; // 0xbf802ba0 0x68
698 REG32 TSP_Debug; // 0xbf802ba8 0x6a
701 REG32 _xbf802bb0; // 0xbf802bb0 0x6c
703 REG32 TsFileIn_RPtr; // 0xbf802bb8 0x6e
705 REG32 TsFileIn_Timer; // 0xbf802bc0 0x70
707 REG32 TsFileIn_Head; // 0xbf802bc8 0x72
709 REG32 TsFileIn_Mid; // 0xbf802bd0 0x74
711 REG32 TsFileIn_Tail; // 0xbf802bd8 0x76
813 REG32 MCU_Data0; // 0xbf802c00 0x00
816 REG32 PVR1_LPcr1; // 0xbf802c08 0x02
818 REG32 LPcr2; // 0xbf802c10 0x04
874 REG32 TsPidScmbStatTsin; // 0xbf802c30 0x0c
876 REG32 TsPidScmbStatFile; // 0xbf802c38 0x0e
878 REG32 PCR64_2_L; // 0xbf802c40 0x10
880 REG32 PCR64_2_H; // 0xbf802c48 0x12
883 …REG32 DMAW_LBND0; // 0xbf802c50 0x14 //sec1…
885 REG32 DMAW_UBND0; // 0xbf802c58 0x16
887 …REG32 DMAW_LBND1; // 0xbf802c60 0x18 //sec2…
889 REG32 DMAW_UBND1; // 0xbf802c68 0x1A
891 REG32 HW2_CFG6; // 0xbf802c68 0x1C
893 REG32 HW2_CFG5; // 0xbf802c68 0x1E
895 REG32 VQ0_BASE; // 0xbf802c80 0x20
937 …REG32 DMAW_LBND2; // 0xbf802ca8 0x2a //PVR …
940 REG32 DMAW_UBND2; // 0xbf802cb0 0x2c
942 …REG32 DMAW_LBND3; // 0xbf802cb8 0x2e //PVR …
944 REG32 DMAW_UBND3; // 0xbf802cc0 0x30
946 …REG32 DMAW_LBND4; // 0xbf802cc8 0x32 //PVR …
948 REG32 DMAW_UBND4; // 0xbf802cd0 0x34
950 …REG32 ORZ_DMAW_LBND; // 0xbf802cd8 0x36 //CPU …
952 REG32 ORZ_DMAW_UBND; // 0xbf802ce0 0x38
964 REG32 HWPCR0_L; // 0xbf802cf0 0x3c
965 REG32 HWPCR0_H; // 0xbf802cf8 0x3e
967 REG32 CA_CTRL; // 0xbf802d00 0x40
998 REG32 HWPCR1_L; // 0xbf802d10 0x44
999 REG32 HWPCR1_H; // 0xbf802d18 0x46
1003 …REG32 IND32_ADDR; // 0xbf802d24 0x49, Indirect…
1005 …REG32 IND32_WDATA; // 0xbf802d2C 0x4B, Indirect…
1007 …REG32 IND32_RDATA; // 0xbf802d34 0x4D, IND32_WD…
1041 REG32 STC_DIFF_BUF; // 0xbf802d48 0x52
1043 REG32 STC_DIFF_BUF_H; // 0xbf802d50 0x54
1047 REG32 VQ1_Base; // 0xbf802d58 0x56
1049 REG32 _xbf202d60_6C[2]; // 0xbf802d60 0x58~0x5B
1066 REG32 VQ2_Base; // 0xbf802d78 0x5E
1068 REG32 TS_WatchDog_Cnt; // 0xbf802d80 0x60
1072 REG32 Bist_Fail; // 0xbf802d88 0x62
1096 REG32 VQ_STATUS; // 0xbf802d98 0x66
1115 …REG32 DM2MI_WAddr_Err; // 0xbf802da0 0x68 , DM2MI_…
1117 …REG32 ORZ_DMAW_WAddr_Err; // 0xbf802da8 0x6a , ORZ_WA…
1148 REG32 SwInt_Stat1_H; // 0xbf802dB4 0x6d
1152 REG32 TimeStamp_FileIn; // 0xbf802dC0 0x70
1181 REG32 VQ3_Base; //0x74~75
1198 REG32 VQ_RX_Status; // 0xbf802de0 0x78
1208 REG32 _xbf802de8; // 0xbf802dC0 0x7a
1210 REG32 MCU_Data1; // 0xbf802dC0 0x7c
1437 REG32 CFG_17_18;
1439 REG32 CFG_19_1A;
1441 REG32 CFG_1B_1C;
1443 REG32 CFG_1D_1E;
1445 REG32 CFG_1F_20;
1447 REG32 CFG_21_22;
1468 REG32 CFG_24_25;
1470 REG32 CFG_26_27;
1472 REG32 CFG_28_29;
1474 REG32 CFG_2A_2B;
1476 REG32 CFG_2C_2D;
1478 REG32 CFG_2E_2F;
1481 REG32 CFG_30_31;
1483 REG32 CFG_32_33;
1490 REG32 CFG_35_36;
1492 REG32 CFG_37_38;
1499 REG32 CFG_3A_3B;
1501 REG32 CFG_3C_3D;
1529 REG32 CFG_42_43;
1531 REG32 CFG_44_45;
1533 REG32 CFG_46_47;
1539 REG32 CFG_50_51;
1541 REG32 CFG_52_53;
1543 REG32 CFG_54_55;
1545 REG32 CFG_56_57;
1547 REG32 CFG_58_59;
1549 REG32 CFG_5A_5B;
1551 REG32 CFG_5C_5D;
1553 REG32 CFG_5E_5F;
1555 REG32 CFG_60_61;
1557 REG32 CFG_62_63;
1559 …REG32 CFG_64_65; // Reser…
1561 REG32 CFG_66_67;
1563 REG32 CFG_68_69;
1565 REG32 CFG_6A_6B;
1567 REG32 CFG_6C_6D;
1569 REG32 CFG_6E_6F;
1668 …REG32 CFG3_12_13; //…
1669 …REG32 CFG3_14_15; //…
1890 …REG32 CFG3_44_45; //pause time0 for PVR1…
1891 …REG32 CFG3_46_47; //pause time1 for PVR2…
1892 …REG32 CFG3_48_49; //pause time2 for PVR3…
1893 …REG32 CFG3_4A_4B; //pause time3 for PVR4…
1895 REG32 CFG3_50_51;
2206 …REG32 CFG6_30_31; // filein0 lower DMA r…
2207 …REG32 CFG6_32_33; // filein0 upper DMA r…
2208 …REG32 CFG6_34_35; // filein1 lower DMA r…
2209 …REG32 CFG6_36_37; // filein1 upper DMA r…
2210 …REG32 CFG6_38_39; // filein2 lower DMA r…
2211 …REG32 CFG6_3A_3B; // filein2 upper DMA r…
2212 …REG32 CFG6_3C_3D; // filein3 lower DMA r…
2213 …REG32 CFG6_3E_3F; // filein3 upper DMA r…
2216 …REG32 CFG6_48_49; // mmfi0 lower DMA rea…
2217 …REG32 CFG6_4A_4B; // mmfi0 upper DMA rea…
2218 …REG32 CFG6_4C_4D; // mmfi1 lower DMA rea…
2219 …REG32 CFG6_4E_4F; // mmfi1 upper DMA rea…
2221 …REG32 CFG6_50_51; // initial packet time…
2222 …REG32 CFG6_52_53; // initial packet time…
2223 …REG32 CFG6_54_55; // initial packet time…
2224 …REG32 CFG6_56_57; // initial packet time…
2226 …REG32 CFG6_5C_5D; // initial packet time…
2227 …REG32 CFG6_5E_5F; // initial packet time…