Lines Matching refs:_virtRegBase
134 static MS_VIRT _virtRegBase = 0; variable
200 #define TSP_TSP0_REG(addr) (*((volatile MS_U16*)(_virtRegBase + REG_CTRL_BASE + ((addr)<<2…
201 #define TSP_TSP1_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x2C00UL + ((addr)<<2UL))))
202 #define TSP_TSP3_REG(addr) (*((volatile MS_U16*)(_virtRegBase + REG_CTRL_TSP3 + ((addr)<<2…
203 #define TSP_TSP5_REG(addr) (*((volatile MS_U16*)(_virtRegBase + REG_CTRL_TSP5 + ((addr)<<2…
214 #define TSP_INT_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x3200UL + ((addr)<<2UL))))
216 #define TSP_CLKGEN0_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x1600UL + ((addr)<<2UL))))
272 #define TSP_CLKGEN2_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x1400UL + ((addr)<<2UL))))
326 #define TSP_TOP_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x3c00UL + ((addr)<<2UL))))
410 #define TSP_TSO0_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x27400UL + ((addr)<<2UL)…
421 #define TSP_TS_SAMPLE_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x21400 + ((addr)<<2))))
429 #define DSCMB_CIPHERENG_REG(addr) (*((volatile MS_U16*)(_virtRegBase + 0x27800 + ((addr)<<2))))
527 #define ADDR_INDR_CTRL (_virtRegBase+ 0x2b20UL)
528 #define ADDR_INDR_ADDR0 (_virtRegBase+ 0x2b24UL)
529 #define ADDR_INDR_ADDR1 (_virtRegBase+ 0x2b28UL)
530 #define ADDR_INDR_WRITE0 (_virtRegBase+ 0x2b2cUL)
531 #define ADDR_INDR_WRITE1 (_virtRegBase+ 0x2b30UL)
532 #define ADDR_INDR_READ0 (_virtRegBase+ 0x2b34UL)
533 #define ADDR_INDR_READ1 (_virtRegBase+ 0x2b38UL)
535 #define ADDR_MOBF_FILEIN (_virtRegBase+ 0x2a2cUL)
538 #define XBYTE_1591 (_virtRegBase+ 0x2a0cUL) // TsRec_Head21_Mid20
539 #define XBYTE_15A4 (_virtRegBase+ 0x2a10UL) // TsRec_Mid21_Tail20
540 #define XBYTE_15A6 (_virtRegBase+ 0x2b48UL) // TsRec_Mid
578 #define TSP_SEM_AEON (_virtRegBase+ 0x2a34UL) //sw_mail_box0
579 #define TSP_SEM_ORDER (_virtRegBase+ 0x2b58UL) // sw_mail_box1
580 #define TSP_SEM_MIPS (_virtRegBase+ 0x2b5cUL) // sw_mail_box2
791 #define ADDR_HWINT2 (_virtRegBase+ 0x2db0UL)
1230 #define ADDR_SWINT2_L (_virtRegBase+ 0x2db4UL)
1231 #define ADDR_SWINT2_H (_virtRegBase+ 0x2db8UL)
1569 #define ADDR_PVR_HEAD20 (_virtRegBase+ 0x2a04UL) in HAL_TSP_PVR_SetBuffer()
1570 #define ADDR_PVR_HEAD21 (_virtRegBase+ 0x2a08UL) in HAL_TSP_PVR_SetBuffer()
1571 #define ADDR_PVR_MID20 (_virtRegBase+ 0x2a0cUL) in HAL_TSP_PVR_SetBuffer()
1572 #define ADDR_PVR_MID21 (_virtRegBase+ 0x2a10UL) in HAL_TSP_PVR_SetBuffer()
1573 #define ADDR_PVR_TAIL20 (_virtRegBase+ 0x2a14UL) in HAL_TSP_PVR_SetBuffer()
1574 #define ADDR_PVR_TAIL21 (_virtRegBase+ 0x2a18UL) in HAL_TSP_PVR_SetBuffer()
3211 _virtRegBase = virtBankAddr; in HAL_TSP_SetBank()
3213 _TspCtrl = (REG_Ctrl*)(_virtRegBase + REG_CTRL_BASE); in HAL_TSP_SetBank()
3214 _TspCtrl2 = (REG_Ctrl2*)(_virtRegBase + REG_CTRL_MMFIBASE); in HAL_TSP_SetBank()
3215 _TspCtrl3 = (REG_Ctrl3*)(_virtRegBase + REG_CTRL_TSP3); in HAL_TSP_SetBank()
3216 _TspCtrl4 = (REG_Ctrl4*)(_virtRegBase + REG_CTRL_TSP4); in HAL_TSP_SetBank()
3217 _TspCtrl5 = (REG_Ctrl5*)(_virtRegBase + REG_CTRL_TSP5); in HAL_TSP_SetBank()
3218 _TspCtrl6 = (REG_Ctrl6*)(_virtRegBase + REG_CTRL_TSP6); in HAL_TSP_SetBank()
3219 _TspSample = (REG_TS_Sample*)(_virtRegBase + REG_CTRL_TS_SAMPLE); in HAL_TSP_SetBank()
4053 #define ADDR_SWINT2_L (_virtRegBase+ 0x2db4UL)
4054 #define ADDR_SWINT2_H (_virtRegBase+ 0x2db8UL)
4505 _HAL_REG32L_W((REG32_L *)(_virtRegBase+u32RegClkSrc), in HAL_TSP_SetPVRTimeStampClk()
4506 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+u32RegClkSrc)) & ~u32RegClkMask) | (u32Clk << u32RegShift)… in HAL_TSP_SetPVRTimeStampClk()
4678 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
4696 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), in HAL_TSP_PowerCtrl()
4697 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TS2_TSGP)), (CLK_TS2_DISABLE|CLK_TS2_INVERT… in HAL_TSP_PowerCtrl()
4699 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE), in HAL_TSP_PowerCtrl()
4700 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE)), (CKG2_TSP_TS_SAMPLE_DISAB… in HAL_TSP_PowerCtrl()
4703 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), in HAL_TSP_PowerCtrl()
4704 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI)), (CKG2_TSP_TSFI_DISABKE|CKG2_TS… in HAL_TSP_PowerCtrl()
4715 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4716 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STAMP)) & ~CLK_SYN_STC0_MASK)); in HAL_TSP_PowerCtrl()
4717 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4718 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STAMP)) & ~CLK_SYN_STC1_MASK)); in HAL_TSP_PowerCtrl()
4719 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
4720 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC2_MASK)); in HAL_TSP_PowerCtrl()
4721 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
4722 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC3_MASK)); in HAL_TSP_PowerCtrl()
4725 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
4726 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC0)), (CLK_STC_DISABLE|CLK_STC_INVERT… in HAL_TSP_PowerCtrl()
4729 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
4730 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~(CLK_STC1_DISABLE|CLK_STC1_INVERT|CLK_ST… in HAL_TSP_PowerCtrl()
4733 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4734 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STAMP)), (CLK_STAM_DISABLE|CLK_STAM_INV… in HAL_TSP_PowerCtrl()
4741 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0), in HAL_TSP_PowerCtrl()
4742 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0)) & ~(CLK_STC_TSIF0_DISABLE|CLK_STC_… in HAL_TSP_PowerCtrl()
4743 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0), in HAL_TSP_PowerCtrl()
4744 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0)) & ~(CLK_STC_MM0_DISABLE|CLK_STC_MM… in HAL_TSP_PowerCtrl()
4747 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4748 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
4749 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4750 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_PVR1_DISABLE|CLK_STC_PV… in HAL_TSP_PowerCtrl()
4753 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4754 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_PVR2_DISABLE|CLK_STC_P… in HAL_TSP_PowerCtrl()
4755 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4756 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_FIQ0_DISABLE|CLK_STC_F… in HAL_TSP_PowerCtrl()
4773 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4776 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRe… in HAL_TSP_PowerCtrl()
4787 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4790 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4797 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRe… in HAL_TSP_PowerCtrl()
4802 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_v… in HAL_TSP_PowerCtrl()
4805 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0), in HAL_TSP_PowerCtrl()
4806 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0)), (CLK_STC_TSIF0_DISABLE|C… in HAL_TSP_PowerCtrl()
4809 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4810 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)), (CLK_STC_MM1_DISABLE|CLK_… in HAL_TSP_PowerCtrl()
4813 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4814 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)), (CLK_STC_PVR2_DISABLE|CL… in HAL_TSP_PowerCtrl()
4850 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
4851 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC0)), (CLK_TSP_DISABLE|CLK_TSP_INVERT… in HAL_TSP_PowerCtrl()
4854 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
4860 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
4861 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC0)) & ~(CLK_PAR_DISABLE|CLK_PAR_INVERT|CLK_PAR_… in HAL_TSP_PowerCtrl()
4864 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
4865 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TS0_TS1)), (CLK_TS0_DISABLE|CLK_TS0_INVERT|… in HAL_TSP_PowerCtrl()
4868 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
4869 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TS0_TS1)), (CLK_TS1_DISABLE|CLK_TS1_INVERT|… in HAL_TSP_PowerCtrl()
4872 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), in HAL_TSP_PowerCtrl()
4873 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TS2_TSGP)), (CLK_TS2_DISABLE|CLK_TS2_INVERT… in HAL_TSP_PowerCtrl()
4876 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), in HAL_TSP_PowerCtrl()
4877 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI)), (CKG2_TSP_TSFI_DISABKE|CKG2_TS… in HAL_TSP_PowerCtrl()
4888 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4889 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STAMP)) & ~CLK_SYN_STC0_MASK)); in HAL_TSP_PowerCtrl()
4890 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4891 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STAMP)) & ~CLK_SYN_STC1_MASK)); in HAL_TSP_PowerCtrl()
4892 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
4893 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC2_MASK)); in HAL_TSP_PowerCtrl()
4894 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
4895 ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC3_MASK)); in HAL_TSP_PowerCtrl()
4898 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
4899 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC0)), (CLK_STC_DISABLE|CLK_STC_INVERT… in HAL_TSP_PowerCtrl()
4902 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
4903 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~(CLK_STC1_DISABLE|CLK_STC1_INVERT|CLK_ST… in HAL_TSP_PowerCtrl()
4906 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4907 …RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STAMP)), (CLK_STAM_DISABLE|CLK_STAM_INV… in HAL_TSP_PowerCtrl()
4910 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE), in HAL_TSP_PowerCtrl()
4911 RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE)), in HAL_TSP_PowerCtrl()
4915 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0), in HAL_TSP_PowerCtrl()
4916 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0)) & ~(CLK_STC_TSIF0_DISABLE|CLK_STC_… in HAL_TSP_PowerCtrl()
4917 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0), in HAL_TSP_PowerCtrl()
4918 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0)) & ~(CLK_STC_MM0_DISABLE|CLK_STC_MM… in HAL_TSP_PowerCtrl()
4921 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4922 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_MM1_DISABLE|CLK_STC_MM1… in HAL_TSP_PowerCtrl()
4923 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4924 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)) & ~(CLK_STC_PVR1_DISABLE|CLK_STC_PV… in HAL_TSP_PowerCtrl()
4927 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4928 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_PVR2_DISABLE|CLK_STC_P… in HAL_TSP_PowerCtrl()
4929 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4930 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)) & ~(CLK_STC_FIQ0_DISABLE|CLK_STC_F… in HAL_TSP_PowerCtrl()
4935 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4938 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegB… in HAL_TSP_PowerCtrl()
4941 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegB… in HAL_TSP_PowerCtrl()
4944 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4947 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRe… in HAL_TSP_PowerCtrl()
4950 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TS4_TS5), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4953 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TS4_TS5), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4956 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4959 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4962 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtReg… in HAL_TSP_PowerCtrl()
4965 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRe… in HAL_TSP_PowerCtrl()
4968 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_v… in HAL_TSP_PowerCtrl()
4971 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0), in HAL_TSP_PowerCtrl()
4972 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_TSIF0_MM0)), (CLK_STC_TSIF0_DISABLE|C… in HAL_TSP_PowerCtrl()
4975 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1), in HAL_TSP_PowerCtrl()
4976 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_MM1_PVR1)), (CLK_STC_MM1_DISABLE|CLK_… in HAL_TSP_PowerCtrl()
4979 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0), in HAL_TSP_PowerCtrl()
4980 …SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC_PVR2_FIQ0)), (CLK_STC_PVR2_DISABLE|CL… in HAL_TSP_PowerCtrl()