Lines Matching refs:_TspCtrl
125 static REG_Ctrl* _TspCtrl = NULL; variable
508 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
509 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
512 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
513 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
516 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in _HAL_TSP_tsif_select()
517 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in _HAL_TSP_tsif_select()
806 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32mask); in _HAL_TSP_CMD_Write_HWPCR_Reg()
807 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, u32data); in _HAL_TSP_CMD_Write_HWPCR_Reg()
808 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_HWPCR_REG_SET); in _HAL_TSP_CMD_Write_HWPCR_Reg()
810 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in _HAL_TSP_CMD_Write_HWPCR_Reg()
948 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ORAcess_Optimize()
949 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_OPT_ORACESS_TIMING)); in HAL_TSP_ORAcess_Optimize()
953 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ORAcess_Optimize()
954 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_OPT_ORACESS_TIMING)); in HAL_TSP_ORAcess_Optimize()
964 …_HAL_REG32_W(&_TspCtrl[0].CA_CTRL, (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & ~TSP_CA0_CTRL_MASK) | (u3… in HAL_TSP_CSA_Set_ScrmPath()
967 …_HAL_REG32_W(&_TspCtrl[0].CA_CTRL, (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & ~TSP_CA1_CTRL_MASK) | (u3… in HAL_TSP_CSA_Set_ScrmPath()
970 …_HAL_REG32_W(&_TspCtrl[0].CA_CTRL, (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & ~TSP_CA2_CTRL_MASK_L) | (… in HAL_TSP_CSA_Set_ScrmPath()
971 _HAL_REG32_W(&_TspCtrl[0].REG_ONEWAY, in HAL_TSP_CSA_Set_ScrmPath()
972 …(_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY) & ~TSP_CA2_CTRL_MASK_H) | ((u32ScrmPath & ~TSP_CA2_CTRL_MAS… in HAL_TSP_CSA_Set_ScrmPath()
975 …_HAL_REG32_W(&_TspCtrl[0].REG_ONEWAY, (_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY) & ~TSP_CA3_CTRL_MASK)… in HAL_TSP_CSA_Set_ScrmPath()
988 return (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & TSP_CA0_CTRL_MASK); in HAL_TSP_CSA_Get_ScrmPath()
990 return (_HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & TSP_CA1_CTRL_MASK); in HAL_TSP_CSA_Get_ScrmPath()
993 u32Value = _HAL_REG32_R(&_TspCtrl[0].CA_CTRL) & TSP_CA2_CTRL_MASK_L; in HAL_TSP_CSA_Get_ScrmPath()
994 …u32Value |= ((_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY) & TSP_CA2_CTRL_MASK_H) >> TSP_CA2_CTRL_SHIFT_H… in HAL_TSP_CSA_Get_ScrmPath()
997 return (_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY) & TSP_CA3_CTRL_MASK); in HAL_TSP_CSA_Get_ScrmPath()
1236 return _HAL_REG32_R(&_TspCtrl[0].SwInt_Stat); in HAL_TSP_SW_INT_STATUS()
1283 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_NMATCH | u32SecFltId); in HAL_TSP_SecFlt_SetNMask()
1285 while (0UL != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetNMask()
1343 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_VER_RESET | u32SecFltId); in HAL_TSP_SecFlt_VerReset()
1344 while (0UL != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_VerReset()
1352 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SecFlt_SetDataAddr()
1353 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetDataAddr()
1356 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SecFlt_SetDataAddr()
1357 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetDataAddr()
1456 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_TsDma_SetDelay()
1457 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_FILEIN_BYTETIMER_ENABLE)); in HAL_TSP_TsDma_SetDelay()
1461 _HAL_REG32_W(&_TspCtrl[0].TsFileIn_Timer, (u32Delay & TSP_FILE_TIMER_MASK)); in HAL_TSP_TsDma_SetDelay()
1462 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_TsDma_SetDelay()
1463 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_FILEIN_BYTETIMER_ENABLE)); in HAL_TSP_TsDma_SetDelay()
1471 _HAL_REG32_W(&_TspCtrl[0].TsDma_Addr, (MS_U32)(phyStreamAddr-_phyFIBufMiuOffset)); in HAL_TSP_CmdQ_TsDma_SetAddr()
1476 _HAL_REG32_W(&_TspCtrl[0].TsDma_Size, u32StreamSize); in HAL_TSP_CmdQ_TsDma_SetSize()
1486 _HAL_REG32_W(&_TspCtrl[0].TsDma_Ctrl_CmdQ, TSP_TSDMA_CTRL_START); in HAL_TSP_CmdQ_TsDma_Start()
1491 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_TsDma_Pause()
1492 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_TsDma_Pause()
1497 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_TsDma_Resume()
1498 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_TsDma_Resume()
1503 return (HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ), TSP_TSDMA_CTRL_START) | in HAL_TSP_CmdQ_TsDma_GetState()
1504 (MS_U32)HAS_FLAG(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_CmdQ_TsDma_GetState()
1509 …return (TSP_CMDQ_SIZE - ((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_CNT_MASK)>>TSP_CMD… in HAL_TSP_CmdQ_EmptyCount()
1522 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, in HAL_TSP_SetCtrlMode()
1523 (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl) & ~(TSP_CTRL_CPU_EN | in HAL_TSP_SetCtrlMode()
1530 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, in HAL_TSP_SetCtrlMode()
1531 (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl) & ~(TSP_CTRL_CPU_EN | in HAL_TSP_SetCtrlMode()
1564 …_HAL_REG32_W(&_TspCtrl[0].TsRec_Head, ((MS_U32)((phyBufStart0-_phyPVRBufMiuOffset[0])>> MIU_BUS)) … in HAL_TSP_PVR_SetBuffer()
1565 …_HAL_REG32_W(&_TspCtrl[0].TsRec_Tail, ((MS_U32)((phyBufEnd-_phyPVRBufMiuOffset[0])>> MIU_BUS)) & T… in HAL_TSP_PVR_SetBuffer()
1588 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_PVR_SetBuffer()
1589 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_PVR1_PINGPONG)); in HAL_TSP_PVR_SetBuffer()
1595 …_HAL_REG32_W(&_TspCtrl[0].Str2mi_head1_pvr2, (MS_U32)(((phyBufStart0-_phyPVRBufMiuOffset[1])>> MIU… in HAL_TSP_PVR_SetBuffer()
1596 …_HAL_REG32_W(&_TspCtrl[0].Str2mi_tail1_pvr2, (MS_U32)(((phyBufEnd-_phyPVRBufMiuOffset[1])>> MIU_BU… in HAL_TSP_PVR_SetBuffer()
1597 …_HAL_REG32_W(&_TspCtrl[0].Str2mi_head2_pvr2, (MS_U32)(((phyBufStart1-_phyPVRBufMiuOffset[1])>> MIU… in HAL_TSP_PVR_SetBuffer()
1599 …_HAL_REG32_W(&_TspCtrl[0].Str2mi_tail2_pvr2, (MS_U32)(((phyBufEnd-_phyPVRBufMiuOffset[1])>> MIU_BU… in HAL_TSP_PVR_SetBuffer()
1602 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_PVR_SetBuffer()
1603 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_REG_PINGPONG_EN)); in HAL_TSP_PVR_SetBuffer()
1625 pRegBurstLen = &_TspCtrl[0].reg15b4; in HAL_TSP_PVR_Enable()
1628 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1630 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1634 pRegBurstLen = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1637 pRegPVREn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1639 pRegTSIFEn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1677 pRegPidBypass = &_TspCtrl[0].reg15b4; in HAL_TSP_PVR_All()
1679 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1690 pRegPidBypass = &_TspCtrl[0].reg15b4; in HAL_TSP_PVR_All()
1692 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1729 _HAL_REG32_W(&_TspCtrl[0].reg15b4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1733 … _HAL_REG32_W(&_TspCtrl[0].reg15b4, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), u32flag)); in HAL_TSP_PVR_BypassHeader_En()
1741 _HAL_REG32_W(&_TspCtrl[0].reg163C, in HAL_TSP_SetPKTSize()
1742 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg163C), (TSP_PKT130_EN | TSP_PKT130_TEI_EN))); in HAL_TSP_SetPKTSize()
1747 _HAL_REG32_W(&_TspCtrl[0].reg163C, in HAL_TSP_SetPKTSize()
1748 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg163C), (TSP_PKT130_EN | TSP_PKT130_TEI_EN))); in HAL_TSP_SetPKTSize()
1750 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPKTSize()
1751 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_SetPKTSize()
1755 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1756 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, (_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein)&~TSP_PKT_… in HAL_TSP_SetPKTSize()
1765 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_PKT1… in HAL_TSP_FileIn_192BlockScheme_En()
1769 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_PKT… in HAL_TSP_FileIn_192BlockScheme_En()
1777 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_SYST… in HAL_TSP_STC64_Mode_En()
1781 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_SYS… in HAL_TSP_STC64_Mode_En()
1791 _HAL_REG32_W(&_TspCtrl[0].CH_BW_CTRL, in HAL_TSP_PVR_GetBufWrite()
1792 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].CH_BW_CTRL), TSP_CH_BW_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1796 u32value = _HAL_REG32_R(&_TspCtrl[0].TsRec_Mid_PVR1_WPTR); in HAL_TSP_PVR_GetBufWrite()
1799 u32value = _HAL_REG32_R(&_TspCtrl[0].Str2mi_mid1_wptr_pvr2); in HAL_TSP_PVR_GetBufWrite()
1804 _HAL_REG32_W(&_TspCtrl[0].CH_BW_CTRL, in HAL_TSP_PVR_GetBufWrite()
1805 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].CH_BW_CTRL), TSP_CH_BW_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1821 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1826 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1844 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PVR1_SRC_MASK)| (u… in HAL_TSP_PVR_Src_Select()
1847 …_HAL_REG32_W(&_TspCtrl[0].STC_DIFF_BUF_H, (_HAL_REG32_R(&_TspCtrl[0].STC_DIFF_BUF_H) & ~TSP_PVR2_S… in HAL_TSP_PVR_Src_Select()
1873 … u32Src = 1UL << ((_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & TSP_PVR1_SRC_MASK) >> TSP_PVR1_SRC_SHIFT); in HAL_TSP_PVR_StartingEngs_Get()
1876 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1879 …u32Src = 1UL << ((_HAL_REG32_R(&_TspCtrl[0].STC_DIFF_BUF_H) & TSP_PVR2_SRC_MASK) >> TSP_PVR2_SRC_S… in HAL_TSP_PVR_StartingEngs_Get()
1882 if(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) in HAL_TSP_PVR_StartingEngs_Get()
1893 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
1897 return ((_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) > 0); in HAL_TSP_PVR_IsEnabled()
2350 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_ExtSync()
2354 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_ExtSync()
2358 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_SelPad_ExtSync()
2402 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_Parl()
2406 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_Parl()
2410 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_SelPad_Parl()
2507 REG32* pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2522 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2526 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2530 pReg = &(_TspCtrl[0].PVR2_Config); in HAL_TSP_Parl_BitOrderSwap()
2711 _HAL_REG32_W(&_TspCtrl[0].Cpu_Base, 0UL/*u32FwAddrPhys >> 3*/); // 16 bytes address unit in _HAL_TSP_FW_load()
2723 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl, u32DnldCtrl); in _HAL_TSP_FW_load()
2724 …_HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, (_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2) & ~TSP_DMA_RADDR_MSB_… in _HAL_TSP_FW_load()
2728 …_HAL_REG32_W(&_TspCtrl[0].REG_ONEWAY, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY), TSP_ONEWAY_… in _HAL_TSP_FW_load()
2732 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2733 … RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START| TSP_CTRL_DNLD_DONE)); in _HAL_TSP_FW_load()
2734 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2735 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START)); in _HAL_TSP_FW_load()
2736 while (!HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_DONE));//printf("."); in _HAL_TSP_FW_load()
2737 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2738 … RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START| TSP_CTRL_DNLD_DONE)); in _HAL_TSP_FW_load()
2741 _HAL_REG32_W(&_TspCtrl[0].Qmem_Imask, in _HAL_TSP_FW_load()
2742 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Imask), _TSP_QMEM_I_MASK)); in _HAL_TSP_FW_load()
2745 _HAL_REG32_W(&_TspCtrl[0].Qmem_Ibase, in _HAL_TSP_FW_load()
2746 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Ibase), _TSP_QMEM_I_ADDR_HIT)); in _HAL_TSP_FW_load()
2750 _HAL_REG32_W(&_TspCtrl[0].Qmem_Ibase, _TSP_QMEM_I_ADDR_MISS); in _HAL_TSP_FW_load()
2751 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
2752 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_ICACHE_EN)); in _HAL_TSP_FW_load()
2755 _HAL_REG32_W(&_TspCtrl[0].Qmem_Dmask, in _HAL_TSP_FW_load()
2756 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Dmask), _TSP_QMEM_D_MASK)); in _HAL_TSP_FW_load()
2757 _HAL_REG32_W(&_TspCtrl[0].Qmem_Dbase, in _HAL_TSP_FW_load()
2758 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Dbase), _TSP_QMEM_D_ADDR_HIT)); in _HAL_TSP_FW_load()
2776 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_filein_enable()
2777 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_filein_enable()
2786 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_filein_enable()
2787 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_filein_enable()
2796 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Disable()
2797 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Disable()
2798 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Disable()
2799 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Disable()
2800 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Disable()
2801 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Disable()
2803 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Disable()
2804 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Disable()
2812 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_VID_EN) == 0) in HAL_TSP_PS_Path_Enable()
2814 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2815 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_AUD_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2816 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2817 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2818 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2819 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2821 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2822 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_VID_EN)); in HAL_TSP_PS_Path_Enable()
2824 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (TS… in HAL_TSP_PS_Path_Enable()
2832 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD_EN) == 0) in HAL_TSP_PS_Path_Enable()
2834 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2835 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2836 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2837 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2838 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2839 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2841 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2842 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD_EN)); in HAL_TSP_PS_Path_Enable()
2844 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (TS… in HAL_TSP_PS_Path_Enable()
2852 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD2_EN) == 0) in HAL_TSP_PS_Path_Enable()
2854 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2855 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN))); in HAL_TSP_PS_Path_Enable()
2856 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2857 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2858 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2859 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2861 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2862 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD2_EN)); in HAL_TSP_PS_Path_Enable()
2864 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (T… in HAL_TSP_PS_Path_Enable()
2872 if((_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2) & TSP_PS_VID3D_EN) == 0) in HAL_TSP_PS_Path_Enable()
2874 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2875 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2876 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2877 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2880 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2881 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2883 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (… in HAL_TSP_PS_Path_Enable()
2891 if((_HAL_REG32_R(&_TspCtrl[0].HW2_Config3) & TSP_HW_CFG3_PS_AUDC_EN) == 0) in HAL_TSP_PS_Path_Enable()
2893 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2894 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2895 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2896 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2897 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2898 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDD_EN)); in HAL_TSP_PS_Path_Enable()
2900 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2901 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN)); in HAL_TSP_PS_Path_Enable()
2903 …_HAL_REG32_W(&_TspCtrl[0].reg163C, (_HAL_REG32_R(&_TspCtrl[0].reg163C) & ~TSP_AUDC_SRC_MASK)| (TSP… in HAL_TSP_PS_Path_Enable()
2912 if((_HAL_REG32_R(&_TspCtrl[0].HW2_Config3) & TSP_HW_CFG3_PS_AUDD_EN) == 0) in HAL_TSP_PS_Path_Enable()
2914 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2915 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2916 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2917 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2918 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2919 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN)); in HAL_TSP_PS_Path_Enable()
2922 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2923 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDD_EN)); in HAL_TSP_PS_Path_Enable()
2925 …_HAL_REG32_W(&_TspCtrl[0].reg163C, (_HAL_REG32_R(&_TspCtrl[0].reg163C) & ~TSP_AUDD_SRC_MASK)| (TSP… in HAL_TSP_PS_Path_Enable()
2933 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2934 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2935 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
2936 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
2937 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2938 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2939 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Enable()
2940 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Enable()
2947 return (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl)); in HAL_TSP_GetCtrlMode()
2959 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2963 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2967 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2971 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_Flush_AV_FIFO()
2975 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_Flush_AV_FIFO()
2979 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_Flush_AV_FIFO()
3001 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_VFIFO_STATUS) >> TSP_VFIFO_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
3003 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_AFIFO_STATUS) >> TSP_AFIFO_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
3005 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_AFIFOB_STATUS) >> TSP_AFIFOB_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
3007 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info2) & TSP_VFIFO3D_STATUS) >> TSP_VFIFO3D_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
3009 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info3) & TSP_AFIFOC_STATUS) >> TSP_AFIFOC_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
3011 … return ((_HAL_REG32_R(&_TspCtrl[0].Pkt_Info3) & TSP_AFIFOD_STATUS) >> TSP_AFIFOD_STATUS_SHFT); in HAL_TSP_Get_AVFifoLevel()
3024 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (u3… in HAL_TSP_AVFIFO_Src_Select()
3027 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (u… in HAL_TSP_AVFIFO_Src_Select()
3030 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (u3… in HAL_TSP_AVFIFO_Src_Select()
3033 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (… in HAL_TSP_AVFIFO_Src_Select()
3036 …_HAL_REG32_W(&_TspCtrl[0].reg163C, (_HAL_REG32_R(&_TspCtrl[0].reg163C) & ~TSP_AUDC_SRC_MASK)| (u32… in HAL_TSP_AVFIFO_Src_Select()
3039 …_HAL_REG32_W(&_TspCtrl[0].reg163C, (_HAL_REG32_R(&_TspCtrl[0].reg163C) & ~TSP_AUDD_SRC_MASK)| (u32… in HAL_TSP_AVFIFO_Src_Select()
3061 …_HAL_REG32_W(&_TspCtrl[0].reg163C, (_HAL_REG32_R(&_TspCtrl[0].reg163C) & ~TSP_AUDC_SRC_MASK)| (u32… in HAL_TSP_AVFIFO_Src_Select()
3064 …_HAL_REG32_W(&_TspCtrl[0].reg163C, (_HAL_REG32_R(&_TspCtrl[0].reg163C) & ~TSP_AUDD_SRC_MASK)| (u32… in HAL_TSP_AVFIFO_Src_Select()
3080 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD_B… in HAL_TSP_AVFIFO_Block_Disable()
3083 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUDB_… in HAL_TSP_AVFIFO_Block_Disable()
3086 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V_BLO… in HAL_TSP_AVFIFO_Block_Disable()
3089 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V3D_B… in HAL_TSP_AVFIFO_Block_Disable()
3092 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUDC_… in HAL_TSP_AVFIFO_Block_Disable()
3095 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUDD_… in HAL_TSP_AVFIFO_Block_Disable()
3104 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD… in HAL_TSP_AVFIFO_Block_Disable()
3107 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD… in HAL_TSP_AVFIFO_Block_Disable()
3110 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V_B… in HAL_TSP_AVFIFO_Block_Disable()
3113 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_V3D… in HAL_TSP_AVFIFO_Block_Disable()
3116 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD… in HAL_TSP_AVFIFO_Block_Disable()
3119 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD… in HAL_TSP_AVFIFO_Block_Disable()
3134 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
3135 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF_Enable()
3138 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
3139 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF_Enable()
3142 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_TSIF_Enable()
3143 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in HAL_TSP_TSIF_Enable()
3157 …_HAL_REG32_W(&_TspCtrl[0].reg15b4, (_HAL_REG32_R(&_TspCtrl[0].reg15b4) & ~TSP_MATCH_PID_SRC_MASK)|… in HAL_TSP_SelMatchPidSrc()
3166 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) & ~(TSP_HW_CFG2_PIDFL… in HAL_TSP_PidFlt_Src_Select()
3169 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) & ~(TSP_HW_CFG2_PIDFL… in HAL_TSP_PidFlt_Src_Select()
3172 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) | (TSP_HW_CFG2_PIDFLT… in HAL_TSP_PidFlt_Src_Select()
3175 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config2, (_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) | (TSP_HW_CFG2_PIDFLT… in HAL_TSP_PidFlt_Src_Select()
3195 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_TSP_Ind_Enable()
3196 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_TSP_Ind_Enable()
3201 return (MS_U32)(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat) & TSP_HWINT_STATUS_MASK); in HAL_TSP_HW_INT_STATUS()
3206 return (MS_U32)(_HAL_REG16_R(&_TspCtrl[0].SwInt_Stat1_L) & TSP_HWINT2_STATUS_MASK); in HAL_TSP_HW_INT2_STATUS()
3213 _TspCtrl = (REG_Ctrl*)(_virtRegBase + REG_CTRL_BASE); in HAL_TSP_SetBank()
3225 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, 0); in HAL_TSP_Reset()
3248 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_HwPatch()
3249 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE… in HAL_TSP_HwPatch()
3255 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_HwPatch()
3256 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_STANDBY)); in HAL_TSP_HwPatch()
3259 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_HwPatch()
3260 _HAL_REG32_R(&_TspCtrl[0].reg15b4)|(TSP_PVR_PID_BYPASS|TSP_PVR_PID_BYPASS2)); in HAL_TSP_HwPatch()
3264 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
3265 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), in HAL_TSP_HwPatch()
3269 _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C)|(TSP_RM_DMA_GLITCH)); in HAL_TSP_HwPatch()
3272 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_HwPatch()
3273 …_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_SEC_DMA_BURST_EN | TSP_REMOVE_DUP_AV_PKT | TSP_H… in HAL_TSP_HwPatch()
3277 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, _HAL_REG32_R(&_TspCtrl[0].PVR2_Config)|TSP_PVR2_PVR_ALIGN_E… in HAL_TSP_HwPatch()
3280 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_HwPatch()
3281 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_HwPatch()
3283 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | (TSP_SYS… in HAL_TSP_HwPatch()
3319 …_HAL_REG32_W(&_TspCtrl[0].DMAW_ERR_WADDR_SRC_SEL, _HAL_REG32_R(&_TspCtrl[0].DMAW_ERR_WADDR_SRC_SEL… in HAL_TSP_HwPatch()
3329 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
3330 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
3331 …_HAL_REG32_W(&_TspCtrl[0].VQ2_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ2_Config) & ~TSP_VQ2_FORCEFIRE_… in HAL_TSP_HwPatch()
3332 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_FORCEFIRE_… in HAL_TSP_HwPatch()
3346 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_HwPatch()
3347 …(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0) & ~TSP_HW_CFG0_PACKET_PIDFLT0_SIZE_MASK) | (0xBC << TSP_HW_… in HAL_TSP_HwPatch()
3348 _HAL_REG32_W(&_TspCtrl[0].Hw_Config2, in HAL_TSP_HwPatch()
3349 …(_HAL_REG32_R(&_TspCtrl[0].Hw_Config2) & ~TSP_HW_CFG2_PACKET_SIZE1_MASK) | (0xBC << TSP_HW_CFG2_PA… in HAL_TSP_HwPatch()
3350 _HAL_REG32_W(&_TspCtrl[0].SyncByte2_ChkSize, in HAL_TSP_HwPatch()
3351 …(_HAL_REG32_R(&_TspCtrl[0].SyncByte2_ChkSize) & ~TSP_PKT_SIZE2_MASK) | (0xBC << TSP_PKT_SIZE2_SHIF… in HAL_TSP_HwPatch()
3352 _HAL_REG32_W(&_TspCtrl[0].DMAW_ERR_WADDR_SRC_SEL, in HAL_TSP_HwPatch()
3353 …(_HAL_REG32_R(&_TspCtrl[0].DMAW_ERR_WADDR_SRC_SEL) & ~TSP_PKTSIZE_FI_MASK) | (0xBC << TSP_PKTSIZE_… in HAL_TSP_HwPatch()
3357 …_HAL_REG32_W(&_TspCtrl[0].REG_ONEWAY, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY), TSP_ONEWAY_… in HAL_TSP_HwPatch()
3378 _HAL_REG32_W(&_TspCtrl[0].ORZ_DMAW_LBND, lbnd); in HAL_TSP_OrzWriteProtect_Enable()
3379 _HAL_REG32_W(&_TspCtrl[0].ORZ_DMAW_UBND, ubnd); in HAL_TSP_OrzWriteProtect_Enable()
3380 … _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) | TSP_ORZ_DMAW_PROT_EN); in HAL_TSP_OrzWriteProtect_Enable()
3384 … _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) & ~TSP_ORZ_DMAW_PROT_EN); in HAL_TSP_OrzWriteProtect_Enable()
3392 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_REMO… in HAL_TSP_RemoveDupAVPkt()
3396 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_REM… in HAL_TSP_RemoveDupAVPkt()
3406 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_RemoveDupAVFifoPkt()
3407 _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | u32Flag[u32StreamId]); in HAL_TSP_RemoveDupAVFifoPkt()
3411 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_RemoveDupAVFifoPkt()
3412 _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~u32Flag[u32StreamId]); in HAL_TSP_RemoveDupAVFifoPkt()
3424 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3428 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3432 pReg = &_TspCtrl[0].reg15b4; in HAL_TSP_TEI_RemoveErrorPkt()
3436 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_TEI_RemoveErrorPkt()
3483 u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config0); in HAL_TSP_GetTSIF_Status()
3490 u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config2); in HAL_TSP_GetTSIF_Status()
3497 u32data = _HAL_REG32_R(&_TspCtrl[0].PVR2_Config); in HAL_TSP_GetTSIF_Status()
3510 MS_U32 u32data = _HAL_REG32_R(&_TspCtrl[0].Idr_Read1); in HAL_TSP_Check_FIFO_Overflow()
3543 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_SelSrc()
3544 … (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PCR0_SRC_MASK) | (u32Src << TSP_PCR0_SRC_SHIFT)); in HAL_TSP_HWPcr_SelSrc()
3548 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_SelSrc()
3549 … (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PCR1_SRC_MASK) | (u32Src << TSP_PCR1_SRC_SHIFT)); in HAL_TSP_HWPcr_SelSrc()
3573 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Reset()
3574 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value)); in HAL_TSP_HWPcr_Reset()
3578 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Reset()
3579 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value)); in HAL_TSP_HWPcr_Reset()
3600 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Read()
3601 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask)); in HAL_TSP_HWPcr_Read()
3605 *pu32Pcr = _HAL_REG32_R(&_TspCtrl[0].HWPCR0_L); in HAL_TSP_HWPcr_Read()
3606 *pu32Pcr_32 = _HAL_REG32_R(&_TspCtrl[0].HWPCR0_H) & 0x00000001UL; in HAL_TSP_HWPcr_Read()
3610 *pu32Pcr = _HAL_REG32_R(&_TspCtrl[0].HWPCR1_L); in HAL_TSP_HWPcr_Read()
3611 *pu32Pcr_32 = _HAL_REG32_R(&_TspCtrl[0].HWPCR1_H) & 0x00000001UL; in HAL_TSP_HWPcr_Read()
3616 _HAL_REG32_W(&_TspCtrl[0].FIFO_Src, in HAL_TSP_HWPcr_Read()
3617 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask)); in HAL_TSP_HWPcr_Read()
3738 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3739 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_64bit_PCR2_ld)); in HAL_TSP_STC_Update_Disable()
3743 _HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, in HAL_TSP_STC_Update_Disable()
3744 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT), TSP_PCR64_3_LD)); in HAL_TSP_STC_Update_Disable()
3748 _HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, in HAL_TSP_STC_Update_Disable()
3749 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT), TSP_PCR64_4_LD)); in HAL_TSP_STC_Update_Disable()
3753 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3754 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_cnt_33b_ld)); in HAL_TSP_STC_Update_Disable()
3761 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3762 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_64bit_PCR2_ld)); in HAL_TSP_STC_Update_Disable()
3766 _HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, in HAL_TSP_STC_Update_Disable()
3767 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT), TSP_PCR64_3_LD)); in HAL_TSP_STC_Update_Disable()
3771 _HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, in HAL_TSP_STC_Update_Disable()
3772 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT), TSP_PCR64_4_LD)); in HAL_TSP_STC_Update_Disable()
3776 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
3777 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_cnt_33b_ld)); in HAL_TSP_STC_Update_Disable()
3786 return (_HAL_REG32_R(&_TspCtrl[0].PCR64_2_L)); in HAL_TSP_GetSTC()
3797 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64)) in HAL_TSP_GetSTC()
3801 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].TsRec_Tail2_Pcr1) & TSP_PCR64_L16_MASK) >> TSP_PCR64_L16_SHFT; in HAL_TSP_GetSTC()
3802 u32temp |= ((_HAL_REG32_R(&_TspCtrl[0].Pcr1) & 0xFFFFUL) << 16UL); in HAL_TSP_GetSTC()
3817 return (_HAL_REG32_R(&_TspCtrl[0].PCR64_2_H)); in HAL_TSP_GetSTC_32()
3828 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64)) in HAL_TSP_GetSTC_32()
3832 u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr1) >> 16UL)& 0xFFFFUL; in HAL_TSP_GetSTC_32()
3833 u32temp |= (((_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & TSP_PCR64_H16_MASK) & 0xFFFFUL) << 16UL); in HAL_TSP_GetSTC_32()
3846 _HAL_REG32_W(&_TspCtrl[0].PCR64_2_L, u32STC); in HAL_TSP_SetSTC()
3847 _HAL_REG32_W(&_TspCtrl[0].PCR64_2_H, u32STC_32); in HAL_TSP_SetSTC()
3854 …_HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, _HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT) | TSP_PCR64_3_SET); in HAL_TSP_SetSTC()
3855 …_HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, _HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT) & ~TSP_PCR64_3_SET… in HAL_TSP_SetSTC()
3862 …_HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, _HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT) | TSP_PCR64_4_SET); in HAL_TSP_SetSTC()
3863 …_HAL_REG32_W(&_TspCtrl[0].TSP_DBG_PORT, _HAL_REG32_R(&_TspCtrl[0].TSP_DBG_PORT) & ~TSP_PCR64_4_SET… in HAL_TSP_SetSTC()
3867 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64)) in HAL_TSP_SetSTC()
3872 (_HAL_REG32_R(&_TspCtrl[0].TsRec_Tail2_Pcr1) & ~TSP_PCR64_L16_MASK); in HAL_TSP_SetSTC()
3873 _HAL_REG32_W(&_TspCtrl[0].TsRec_Tail2_Pcr1, u32temp); in HAL_TSP_SetSTC()
3876 _HAL_REG32_W(&_TspCtrl[0].Pcr1, u32temp); in HAL_TSP_SetSTC()
3878 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & ~TSP_PCR64_H16_MASK) | ((u32STC_32 >> 16UL) & TSP_… in HAL_TSP_SetSTC()
3879 _HAL_REG32_W(&_TspCtrl[0].Pcr64_H, u32temp); in HAL_TSP_SetSTC()
3892 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SelectSTCEng()
3894 while(_HAL_REG32_R(&_TspCtrl[0].MCU_Cmd) != 0UL); in HAL_TSP_SelectSTCEng()
3904 _HAL_REG32_W(&_TspCtrl[0].PCR64_2_H, u32STC_32);
3908 if(HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SYSTIME_MODE_STC64))
3912 … u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr1) & ~ 0xFFFF0000UL) | ((u32STC_32 & 0xFFFFUL) << 16UL);
3913 _HAL_REG32_W(&_TspCtrl[0].Pcr1, u32temp);
3914 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & ~TSP_PCR64_H16_MASK) | ((u32STC_32 >> 16UL) & TSP_…
3915 _HAL_REG32_W(&_TspCtrl[0].Pcr64_H, u32temp);
3926 _HAL_REG32_W(&_TspCtrl[0].Pcr.ML, u32STC); in HAL_TSP_CmdQ_SetSTC()
3931 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01UL); in HAL_TSP_CmdQ_SetSTC_32()
3936 return (_HAL_REG32_R(&_TspCtrl[0].Pcr.ML)); in HAL_TSP_CmdQ_GetSTC()
3941 return (_HAL_REG32L_R(&_TspCtrl[0].Pcr.H32) & 0x01UL); in HAL_TSP_CmdQ_GetSTC_32()
3959 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Enable); in HAL_TSP_STC_UpdateCtrl()
3964 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32Cmd); in HAL_TSP_STC_UpdateCtrl()
3969 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32Cmd); in HAL_TSP_STC_UpdateCtrl()
3974 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_STC_UpdateCtrl()
3976 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_STC_UpdateCtrl()
3982 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_STC_UpdateCtrl()
3990 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Offset); in HAL_TSP_SetSTCOffset()
3991 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_SET_STC_OFFSET | u32EngId /*| u32opt*/); in HAL_TSP_SetSTCOffset()
3993 while(_HAL_REG32_R(&_TspCtrl[0].MCU_Cmd) != 0); in HAL_TSP_SetSTCOffset()
4002 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_GetPcr()
4003 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_GetPcr()
4004 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_PCR_GET | (u32EngId << TSP_MCU_CMD_NMATCH_FLT_SHFT)… in HAL_TSP_GetPcr()
4007 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_GetPcr()
4009 *pu32Pcr = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_GetPcr()
4010 *pu32Pcr_32 = _HAL_REG32_R(&_TspCtrl[0].MCU_Data1); in HAL_TSP_GetPcr()
4011 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_GetPcr()
4012 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_GetPcr()
4018 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_GetPcr()
4024 if (_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_EMPTY) in HAL_TSP_CmdQ_IsEmpty()
4033 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_Disable()
4034 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xFF00, (MS_U16)(u32Mask>>8UL))); in HAL_TSP_Int_Disable()
4044 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_Enable()
4045 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xFF00UL, (MS_U16)(u32Mask>>8UL))); in HAL_TSP_Int_Enable()
4059 _HAL_REG32_W(&_TspCtrl[0].SwInt_Stat, 0); in HAL_TSP_Int_ClearSw()
4072 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_ClearHw()
4073 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xff00, (MS_U16)u32Mask)); in HAL_TSP_Int_ClearHw()
4083 return (((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_CNT_MASK)>>TSP_CMDQ_CNT_SHFT)); in HAL_TSP_CmdQ_CmdCount()
4088 _HAL_REG32_W(&_TspCtrl[0].TsDma_Ctrl_CmdQ, 0); in HAL_TSP_CmdQ_TsDma_Reset()
4099 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_CmdQ_Reset()
4100 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_CMDQ_RESET)); in HAL_TSP_CmdQ_Reset()
4101 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_CmdQ_Reset()
4102 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_CMDQ_RESET)); in HAL_TSP_CmdQ_Reset()
4116 if(_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_TSDMA_CTRL_DONE) in HAL_TSP_CmdQ_Reset()
4132 …_HAL_REG32_W(&_TspCtrl[0].reg160C, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RES… in HAL_TSP_CmdQ_Reset()
4133 …_HAL_REG32_W(&_TspCtrl[0].reg160C, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_R… in HAL_TSP_CmdQ_Reset()
4145 …return (MS_U8)((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_WR_LEVEL_MASK) >> TSP_CMDQ_W… in HAL_TSP_Get_CmdQFifoLevel()
4152 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_WbDmaEnable()
4153 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_TSP_WbDmaEnable()
4157 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_WbDmaEnable()
4158 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_TSP_WbDmaEnable()
4169 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
4170 …(_HAL_REG32_R(&_TspCtrl[0].reg15b4) & ~TSP_MATCH_PID_SRC_MASK) | (u32TSSrc << TSP_MATCH_PID_SRC_SH… in HAL_TSP_Scmb_Status()
4180 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
4181 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_MATCH_PID_LD)); in HAL_TSP_Scmb_Status()
4183 u32ScmbSts = HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TsPidScmbStatTsin), u32PIDFltMask); in HAL_TSP_Scmb_Status()
4185 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
4186 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_MATCH_PID_LD)); in HAL_TSP_Scmb_Status()
4247 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Alive()
4248 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_ALIVE); in HAL_TSP_Alive()
4251 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_Alive()
4253 u32Data = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_Alive()
4254 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Alive()
4260 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_Alive()
4285 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_FileIn_Set()
4286 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_FileIn_Set()
4290 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_FileIn_Set()
4291 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_FileIn_Set()
4298 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ResetTimeStamp()
4299 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RESET)); in HAL_TSP_ResetTimeStamp()
4300 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ResetTimeStamp()
4301 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RESET)); in HAL_TSP_ResetTimeStamp()
4312 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPVRTimeStamp()
4313 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
4314 u32lpcr = _HAL_REG32_R(&_TspCtrl[0].PVR1_LPcr1); in HAL_TSP_GetPVRTimeStamp()
4315 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPVRTimeStamp()
4316 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
4319 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_GetPVRTimeStamp()
4320 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
4321 u32lpcr = _HAL_REG32_R(&_TspCtrl[0].PVR2_LPCR1); in HAL_TSP_GetPVRTimeStamp()
4322 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_GetPVRTimeStamp()
4323 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
4336 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPVRTimeStamp()
4337 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
4338 _HAL_REG32_W(&_TspCtrl[0].PVR1_LPcr1,u32Stamp); in HAL_TSP_SetPVRTimeStamp()
4339 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPVRTimeStamp()
4340 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_PVR1_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
4343 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_SetPVRTimeStamp()
4344 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
4345 _HAL_REG32_W(&_TspCtrl[0].PVR2_LPCR1,u32Stamp); in HAL_TSP_SetPVRTimeStamp()
4346 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_SetPVRTimeStamp()
4347 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
4495 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
4496 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
4500 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
4501 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
4513 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPlayBackTimeStamp()
4514 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_RLD)); in HAL_TSP_GetPlayBackTimeStamp()
4516 u32value = _HAL_REG32_R(&_TspCtrl[0].LPcr2); in HAL_TSP_GetPlayBackTimeStamp()
4518 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPlayBackTimeStamp()
4519 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_RLD)); in HAL_TSP_GetPlayBackTimeStamp()
4526 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPlayBackTimeStamp()
4527 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_WLD)); in HAL_TSP_SetPlayBackTimeStamp()
4528 _HAL_REG32_W(&_TspCtrl[0].LPcr2,u32Stamp); in HAL_TSP_SetPlayBackTimeStamp()
4529 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPlayBackTimeStamp()
4530 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_WLD)); in HAL_TSP_SetPlayBackTimeStamp()
4537 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPlayBackTimeStampClk()
4538 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
4542 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPlayBackTimeStampClk()
4543 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
4549 return _HAL_REG32_R(&_TspCtrl[0].TimeStamp_FileIn); in HAL_TSP_GetFileInTimeStamp()
4554 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_GetFilinReadAddr()
4555 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_FILEIN_RADDR_READ)); in HAL_TSP_GetFilinReadAddr()
4557 …*pphyReadAddr = ((MS_PHY)_HAL_REG32_R(&_TspCtrl[0].TsFileIn_RPtr) << MIU_BUS) + _phyFIBufMiuOffset; in HAL_TSP_GetFilinReadAddr()
4559 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_GetFilinReadAddr()
4560 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_FILEIN_RADDR_READ)); in HAL_TSP_GetFilinReadAddr()
4567 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_SetDMABurstLen()
4568 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SEC_DMA_BURST_EN)); in HAL_TSP_SetDMABurstLen()
4580 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_SetDMABurstLen()
4581 … _HAL_REG32_R(&_TspCtrl[0].Hw_Config4) | ((u32Len<<TSP_HW_DMA_MODE_SHIFT)&TSP_HW_DMA_MODE_MASK)); in HAL_TSP_SetDMABurstLen()
4593 pReg = &_TspCtrl[0].reg160C; in HAL_TSP_PVR_PacketMode()
4597 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_PacketMode()
4619 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR1_… in HAL_TSP_PVR_Fifo_Block_Disable()
4622 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_… in HAL_TSP_PVR_Fifo_Block_Disable()
4633 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR… in HAL_TSP_PVR_Fifo_Block_Disable()
4636 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR… in HAL_TSP_PVR_Fifo_Block_Disable()
4651 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_ResetAll()
4652 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_ResetAll()
4653 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_ResetAll()
4654 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_ResetAll()
4655 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_ResetAll()
4656 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_ResetAll()
4658 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_ResetAll()
4659 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_ResetAll()
4660 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_ResetAll()
4661 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_ResetAll()
4662 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_ResetAll()
4663 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_ResetAll()
5110 _HAL_REG32_W(&_TspCtrl[0].PKT_CNT, (TSP_DBG_SEL_MASK&(u32dbgsel<<TSP_DBG_SEL_SHIFT))); in HAL_TSP_GetDBGPortInfo()
5111 return (_HAL_REG32_R(&_TspCtrl[0].TSP_Debug)&TSP_DEBUG_MASK); in HAL_TSP_GetDBGPortInfo()
5116 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
5117 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_VALID_FALLING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
5118 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
5119 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_SYNC_RISING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
5124 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_Reset_WB()
5125 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_Reset_WB()
5126 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_Reset_WB()
5127 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_Reset_WB()
5128 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_Reset_WB()
5129 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_Reset_WB()
5130 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_Reset_WB()
5131 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_Reset_WB()
5144 pReg = &(_TspCtrl[0].VQ0_BASE); in HAL_TSP_SetVQBuffer()
5147 pReg = &(_TspCtrl[0].VQ1_Base); in HAL_TSP_SetVQBuffer()
5150 pReg = &(_TspCtrl[0].VQ2_Base); in HAL_TSP_SetVQBuffer()
5153 pReg = &(_TspCtrl[0].VQ3_BASE); in HAL_TSP_SetVQBuffer()
5162 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
5165 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
5168 pReg = &(_TspCtrl[0].VQ2_Config); in HAL_TSP_SetVQBuffer()
5171 pReg = &(_TspCtrl[0].VQ3_Config); in HAL_TSP_SetVQBuffer()
5185 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
5186 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
5188 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
5189 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
5191 …_HAL_REG32_W(&_TspCtrl[0].VQ2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ2_Config), TSP_VQ2_RES… in HAL_TSP_VQueue_Enable()
5192 …_HAL_REG32_W(&_TspCtrl[0].VQ2_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ2_Config), TSP_VQ2_R… in HAL_TSP_VQueue_Enable()
5194 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_RES… in HAL_TSP_VQueue_Enable()
5195 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_R… in HAL_TSP_VQueue_Enable()
5199 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_VQueue_Enable()
5200 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (TSP_VQ_EN/*|TSP_VQ2PINGPONG_EN*/))); in HAL_TSP_VQueue_Enable()
5204 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_VQueue_Enable()
5205 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_VQ_EN)); in HAL_TSP_VQueue_Enable()
5211 REG32 *pReg = &_TspCtrl[0].VQ0_BASE; in HAL_TSP_VQueue_Reset()
5218 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
5222 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
5226 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_Reset()
5230 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Reset()
5241 REG32 *pReg = &_TspCtrl[0].VQ0_BASE; in HAL_TSP_VQueue_OverflowInt_En()
5248 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
5252 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
5256 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_OverflowInt_En()
5260 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_OverflowInt_En()
5287 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
5291 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
5295 pReg = &_TspCtrl[0].VQ2_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
5299 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
5334 _HAL_REG32_W(&_TspCtrl[0].VQ_PIDFLT_CTRL, in HAL_TSP_Set_Req_VQ_RX_Threshold()
5335 (_HAL_REG32_R(&_TspCtrl[0].VQ_PIDFLT_CTRL) & ~TSP_REQ_VQ_RX_THRESHOLD_MASKE) | u32Value); in HAL_TSP_Set_Req_VQ_RX_Threshold()
5340 return (_HAL_REG32_R(&_TspCtrl[0].VQ_STATUS) & TSP_VQ_STATUS_MASK); in HAL_TSP_Get_VQStatus()
5361 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_VQBlock_Disable()
5362 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), u32Value)); in HAL_TSP_VQBlock_Disable()
5366 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_VQBlock_Disable()
5367 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), u32Value)); in HAL_TSP_VQBlock_Disable()
5389 …_HAL_REG32_W(&_TspCtrl[0].DMAW_LBND0, ((MS_U32)(pphyStartAddr[0]-_HAL_TSP_MIU_OFFSET(pphyStartAddr… in HAL_TSP_WriteProtect_Enable()
5390 …_HAL_REG32_W(&_TspCtrl[0].DMAW_UBND0, ((MS_U32)(pphyEndAddr[0]-_HAL_TSP_MIU_OFFSET(pphyEndAddr[0])… in HAL_TSP_WriteProtect_Enable()
5391 …_HAL_REG32_W(&_TspCtrl[0].DMAW_LBND1, ((MS_U32)(pphyStartAddr[1]-_HAL_TSP_MIU_OFFSET(pphyStartAddr… in HAL_TSP_WriteProtect_Enable()
5392 …_HAL_REG32_W(&_TspCtrl[0].DMAW_UBND1, ((MS_U32)(pphyEndAddr[1]-_HAL_TSP_MIU_OFFSET(pphyEndAddr[1])… in HAL_TSP_WriteProtect_Enable()
5393 …_HAL_REG32_W(&_TspCtrl[0].DMAW_LBND2, ((MS_U32)(pphyStartAddr[2]-_HAL_TSP_MIU_OFFSET(pphyStartAddr… in HAL_TSP_WriteProtect_Enable()
5394 …_HAL_REG32_W(&_TspCtrl[0].DMAW_UBND2, ((MS_U32)(pphyEndAddr[2]-_HAL_TSP_MIU_OFFSET(pphyEndAddr[2])… in HAL_TSP_WriteProtect_Enable()
5395 …_HAL_REG32_W(&_TspCtrl[0].DMAW_LBND4, ((MS_U32)(pphyStartAddr[4]-_HAL_TSP_MIU_OFFSET(pphyStartAddr… in HAL_TSP_WriteProtect_Enable()
5396 …_HAL_REG32_W(&_TspCtrl[0].DMAW_UBND4, ((MS_U32)(pphyEndAddr[4]-_HAL_TSP_MIU_OFFSET(pphyEndAddr[4])… in HAL_TSP_WriteProtect_Enable()
5397 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_WriteProtect_Enable()
5398 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), (TSP_SEC_DMAW_PROTECT_EN | TSP_PVR1_DAMW_PROTECT_EN … in HAL_TSP_WriteProtect_Enable()
5402 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_WriteProtect_Enable()
5403 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), (TSP_SEC_DMAW_PROTECT_EN | TSP_PVR1_DAMW_PROTECT_E… in HAL_TSP_WriteProtect_Enable()
5415 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Get_FW_VER()
5416 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_VERSION_GET); in HAL_TSP_Get_FW_VER()
5419 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_Get_FW_VER()
5421 u32Data = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_Get_FW_VER()
5422 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Get_FW_VER()
5428 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_Get_FW_VER()
5460 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, (MS_U32)phyhwaddr); in HAL_TSP_SetFwDbgMem()
5461 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, u32Size); in HAL_TSP_SetFwDbgMem()
5462 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DBG_MEM); in HAL_TSP_SetFwDbgMem()
5465 if(0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_SetFwDbgMem()
5467 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgMem()
5468 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_SetFwDbgMem()
5474 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_SetFwDbgMem()
5475 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgMem()
5476 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_SetFwDbgMem()
5485 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Word); in HAL_TSP_SetFwDbgWord()
5486 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DBG_WORD); in HAL_TSP_SetFwDbgWord()
5489 if(0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_SetFwDbgWord()
5491 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgWord()
5497 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgWord()
5498 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_SetFwDbgWord()
5516 pReg = &_TspCtrl[0].MOBF_PVR1_Index; in HAL_TSP_MOBF_Select()
5521 pReg = &_TspCtrl[0].MOBF_PVR2_Index; in HAL_TSP_MOBF_Select()
5559 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_Alignment_Enable()
5563 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Alignment_Enable()
5590 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_ForceSync_Enable()
5592 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PVR_ForceSync_Enable()
5593 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_REC_AT_SYNC_DIS)); in HAL_TSP_PVR_ForceSync_Enable()
5612 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_DupPktCnt_Clear()
5613 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_DUP_PKT_CNT_CLR)); in HAL_TSP_DupPktCnt_Clear()
5615 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_DupPktCnt_Clear()
5616 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_DUP_PKT_CNT_CLR)); in HAL_TSP_DupPktCnt_Clear()
5630 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
5631 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
5635 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
5636 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
5644 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
5645 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
5649 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
5650 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
5671 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_AU_BD_Mode_Enable()
5672 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), (TSP_BD_AUD_EN | TSP_BD_AUD_EN2))); in HAL_TSP_AU_BD_Mode_Enable()
5675 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_AU_BD_Mode_Enable()
5676 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), (TSP_BD_AUD_EN | TSP_BD_AUD_EN2))); in HAL_TSP_AU_BD_Mode_Enable()
5689 _HAL_REG32_W(&_TspCtrl[0].REG_ONEWAY, in HAL_TSP_CMD_Run()
5690 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].REG_ONEWAY), u32Config0)); in HAL_TSP_CMD_Run()
5711 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, (TSP_MCU_CMD_SCMSTS_GET | ((MS_U32)u8FltId & 0xFFUL))); in HAL_TSP_Get_PesScmb_Sts()
5712 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_PesScmb_Sts()
5713 return (MS_U8)(_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_PesScmb_Sts()
5718 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, (TSP_MCU_CMD_SCMSTS_GET | ((MS_U32)u8FltId & 0xFFUL))); in HAL_TSP_Get_TsScmb_Sts()
5719 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_TsScmb_Sts()
5720 return (MS_U8)(_HAL_REG32_R(&_TspCtrl[0].MCU_Data0) >> 8UL); in HAL_TSP_Get_TsScmb_Sts()
5974 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_TEI_COUNT_GET | u32PktSrc); in HAL_TSP_Get_SecTEI_PktCount()
5975 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_SecTEI_PktCount()
5976 return (_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_SecTEI_PktCount()
5981 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_TEI_COUNT_GET | TSP_MCU_CMD_TEI_COUNT_OPTION_RESET … in HAL_TSP_Reset_SecTEI_PktCount()
5982 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Reset_SecTEI_PktCount()
5988 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DISCONT_COUNT_GET | u32FltId); in HAL_TSP_Get_SecDisCont_PktCount()
5989 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_SecDisCont_PktCount()
5990 return (_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_SecDisCont_PktCount()
5995 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DISCONT_COUNT_GET | TSP_MCU_CMD_DISCONT_COUNT_OPTIO… in HAL_TSP_Reset_SecDisCont_PktCount()
5996 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Reset_SecDisCont_PktCount()