2350             pReg = &(_TspCtrl[0].Hw_Config0);  in HAL_TSP_SelPad_ExtSync()
2402             pReg = &(_TspCtrl[0].Hw_Config0);  in HAL_TSP_SelPad_Parl()
2803     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Disable()
2804             RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Disable()
2939             _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
2940                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
3346         _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_HwPatch()
3347 …(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0) & ~TSP_HW_CFG0_PACKET_PIDFLT0_SIZE_MASK) | (0xBC << TSP_HW_…  in HAL_TSP_HwPatch()
3483                 u32data    = _HAL_REG32_R(&_TspCtrl[0].Hw_Config0);  in HAL_TSP_GetTSIF_Status()
4152         _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_WbDmaEnable()
4153                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_TSP_WbDmaEnable()
4157         _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_WbDmaEnable()
4158                 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_TSP_WbDmaEnable()
4653     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_ResetAll()
4654         SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_ResetAll()
4660     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_ResetAll()
4661         RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_ResetAll()
5124     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_Reset_WB()
5125         SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_Reset_WB()
5126     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_Reset_WB()
5127         RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_Reset_WB()