1844 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PVR1_SRC_MASK)| (u…  in HAL_TSP_PVR_Src_Select()
1873 … u32Src = 1UL << ((_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & TSP_PVR1_SRC_MASK) >> TSP_PVR1_SRC_SHIFT);  in HAL_TSP_PVR_StartingEngs_Get()
2824 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (TS…  in HAL_TSP_PS_Path_Enable()
2844 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (TS…  in HAL_TSP_PS_Path_Enable()
2864 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (T…  in HAL_TSP_PS_Path_Enable()
2883 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (…  in HAL_TSP_PS_Path_Enable()
3024 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (u3…  in HAL_TSP_AVFIFO_Src_Select()
3027 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (u…  in HAL_TSP_AVFIFO_Src_Select()
3030 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (u3…  in HAL_TSP_AVFIFO_Src_Select()
3033 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (…  in HAL_TSP_AVFIFO_Src_Select()
3543             _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_SelSrc()
3544 …      (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PCR0_SRC_MASK) | (u32Src << TSP_PCR0_SRC_SHIFT));  in HAL_TSP_HWPcr_SelSrc()
3548             _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_SelSrc()
3549 …      (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PCR1_SRC_MASK) | (u32Src << TSP_PCR1_SRC_SHIFT));  in HAL_TSP_HWPcr_SelSrc()
3573             _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_Reset()
3574                     RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value));  in HAL_TSP_HWPcr_Reset()
3578             _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_Reset()
3579                     SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value));  in HAL_TSP_HWPcr_Reset()
3600     _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_Read()
3601             SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask));  in HAL_TSP_HWPcr_Read()
3616     _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_Read()
3617             RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask));  in HAL_TSP_HWPcr_Read()