4391 #define CKG_TSP_STC1       0x16B0UL  //0x2C  macro
4719         _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1),  in HAL_TSP_PowerCtrl()
4720             ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC2_MASK));  in HAL_TSP_PowerCtrl()
4721         _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1),  in HAL_TSP_PowerCtrl()
4722             ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC3_MASK));  in HAL_TSP_PowerCtrl()
4729         _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1),  in HAL_TSP_PowerCtrl()
4730 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~(CLK_STC1_DISABLE|CLK_STC1_INVERT|CLK_ST…  in HAL_TSP_PowerCtrl()
4790 …HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegB…  in HAL_TSP_PowerCtrl()
4892         _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1),  in HAL_TSP_PowerCtrl()
4893             ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC2_MASK));  in HAL_TSP_PowerCtrl()
4894         _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1),  in HAL_TSP_PowerCtrl()
4895             ( _HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~CLK_SYN_STC3_MASK));  in HAL_TSP_PowerCtrl()
4902         _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1),  in HAL_TSP_PowerCtrl()
4903 …(_HAL_REG32L_R((REG32_L *)(_virtRegBase+CKG_TSP_STC1)) & ~(CLK_STC1_DISABLE|CLK_STC1_INVERT|CLK_ST…  in HAL_TSP_PowerCtrl()
4959 …HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRegB…  in HAL_TSP_PowerCtrl()
5044 #undef CKG_TSP_STC1