1826 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PVR1_SRC_MASK)| (u…  in HAL_TSP_PVR_Src_Select()
1855 … u32Src = 1UL << ((_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & TSP_PVR1_SRC_MASK) >> TSP_PVR1_SRC_SHIFT);  in HAL_TSP_PVR_StartingEngs_Get()
2785 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (TS…  in HAL_TSP_PS_Path_Enable()
2805 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (TS…  in HAL_TSP_PS_Path_Enable()
2825 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (T…  in HAL_TSP_PS_Path_Enable()
2844 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (…  in HAL_TSP_PS_Path_Enable()
2986 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUD_SRC_MASK)| (u3…  in HAL_TSP_AVFIFO_Src_Select()
2989 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_AUDB_SRC_MASK)| (u…  in HAL_TSP_AVFIFO_Src_Select()
2992 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID_SRC_MASK)| (u3…  in HAL_TSP_AVFIFO_Src_Select()
2995 …_HAL_REG32_W(&_TspCtrl[0].FIFO_Src, (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_VID3D_SRC_MASK)| (…  in HAL_TSP_AVFIFO_Src_Select()
3486             _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_SelSrc()
3487 …      (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PCR0_SRC_MASK) | (u32Src << TSP_PCR0_SRC_SHIFT));  in HAL_TSP_HWPcr_SelSrc()
3491             _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_SelSrc()
3492 …      (_HAL_REG32_R(&_TspCtrl[0].FIFO_Src) & ~TSP_PCR1_SRC_MASK) | (u32Src << TSP_PCR1_SRC_SHIFT));  in HAL_TSP_HWPcr_SelSrc()
3516             _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_Reset()
3517                     RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value));  in HAL_TSP_HWPcr_Reset()
3521             _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_Reset()
3522                     SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32value));  in HAL_TSP_HWPcr_Reset()
3543     _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_Read()
3544             SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask));  in HAL_TSP_HWPcr_Read()
3559     _HAL_REG32_W(&_TspCtrl[0].FIFO_Src,  in HAL_TSP_HWPcr_Read()
3560             RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].FIFO_Src), u32Mask));  in HAL_TSP_HWPcr_Read()