Lines Matching refs:RK_U32
25 RK_U32 sw_vdpp_frm_en : 1;
29 RK_U32 sw_vdpp_src_fmt : 2;
30 RK_U32 sw_reserved_1 : 2;
31 RK_U32 sw_vdpp_src_yuv_swap : 2;
32 RK_U32 sw_reserved_2 : 2;
33 RK_U32 sw_vdpp_dst_fmt : 2;
34 RK_U32 sw_vdpp_yuvout_diff_en : 1;
35 RK_U32 sw_reserved_3 : 1;
36 RK_U32 sw_vdpp_dst_yuv_swap : 2;
37 RK_U32 sw_reserved_4 : 2;
38 RK_U32 sw_vdpp_debug_data_en: 1;
39 RK_U32 sw_reserved_5 : 3;
40 RK_U32 sw_vdpp_rst_protect_dis : 1;
41 RK_U32 sys_vdpp_sreset_p : 1;
42 RK_U32 sw_vdpp_init_dis : 1;
43 RK_U32 sw_reserved_6 : 1;
44 RK_U32 sw_vdpp_dbmsr_en : 1;
45 RK_U32 sw_dci_en : 1;
49 RK_U32 sw_vdpp_working_mode : 2;
53 RK_U32 sw_vdpp_arqos_en : 1;
54 RK_U32 sw_vdpp_awqos_en : 1;
55 RK_U32 sw_reserved_1 : 2;
56 RK_U32 sw_ar_mmu_qos3 : 4;
60 RK_U32 sw_vdpp_clk_on : 1;
61 RK_U32 sw_md_clk_on : 1;
62 RK_U32 sw_dect_clk_on : 1;
63 RK_U32 sw_me_clk_on : 1;
64 RK_U32 sw_mc_clk_on : 1;
65 RK_U32 sw_eedi_clk_on : 1;
66 RK_U32 sw_ble_clk_on : 1;
67 RK_U32 sw_out_clk_on : 1;
68 RK_U32 sw_ctrl_clk_on : 1;
69 RK_U32 sw_ram_clk_on : 1;
70 RK_U32 sw_dma_clk_on : 1;
71 RK_U32 sw_reg_clk_on : 1;
75 RK_U32 ro_arst_finish_done : 1;
79 RK_U32 sw_ar_y_qos1 : 4;
80 RK_U32 sw_ar_y_qos2 : 4;
81 RK_U32 sw_ar_uv_qos1 : 4;
82 RK_U32 sw_ar_uv_qos2 : 4;
86 RK_U32 sw_aw_id7_qos : 4;
87 RK_U32 sw_aw_id8_qos : 4;
88 RK_U32 sw_aw_id9_qos : 4;
89 RK_U32 sw_aw_id10_qos : 4;
93 RK_U32 sw_vdpp_frm_done_en : 1;
94 RK_U32 sw_vdpp_osd_max_en : 1;
95 RK_U32 sw_reserved_1 : 2;
96 RK_U32 sw_vdpp_bus_error_en : 1;
97 RK_U32 sw_vdpp_timeout_int_en : 1;
98 RK_U32 sw_vdpp_config_error_en : 1;
102 RK_U32 sw_vdpp_frm_done_clr : 1;
103 RK_U32 sw_vdpp_osd_max_clr : 1;
104 RK_U32 sw_reserved_1 : 2;
105 RK_U32 sw_vdpp_bus_error_clr: 1;
106 RK_U32 sw_vdpp_timeout_int_clr : 1;
107 RK_U32 sw_vdpp_config_error_clr : 1;
111 RK_U32 ro_frm_done_sts : 1;
112 RK_U32 ro_osd_max_sts : 1;
113 RK_U32 sw_reserved_1 : 2;
114 RK_U32 ro_bus_error_sts : 1;
115 RK_U32 ro_timeout_sts : 1;
116 RK_U32 ro_config_error_sts : 1;
120 RK_U32 ro_frm_done_raw : 1;
121 RK_U32 ro_osd_max_raw : 1;
122 RK_U32 sw_reserved_1 : 2;
123 RK_U32 ro_bus_error_raw : 1;
124 RK_U32 ro_timeout_raw : 1;
125 RK_U32 ro_config_error_raw : 1;
129 RK_U32 sw_vdpp_src_vir_y_stride : 16;
133 RK_U32 sw_vdpp_dst_vir_y_stride : 16;
134 RK_U32 sw_vdpp_dst_vir_c_stride : 16;
138 RK_U32 sw_vdpp_src_pic_width : 11;
139 RK_U32 sw_reserved_1 : 1;
140 RK_U32 sw_vdpp_src_right_redundant : 4;
141 RK_U32 sw_vdpp_src_pic_height : 11;
142 RK_U32 sw_reserved_2 : 1;
143 RK_U32 sw_vdpp_src_down_redundant : 3;
147 RK_U32 sw_vdpp_dst_pic_width : 11;
148 RK_U32 sw_reserved_1 : 1;
149 RK_U32 sw_vdpp_dst_right_redundant : 4;
150 RK_U32 sw_vdpp_dst_pic_height : 11;
154 RK_U32 sw_vdpp_dst_pic_width_c : 11;
155 RK_U32 reserved1 : 1;
156 RK_U32 sw_vdpp_dst_right_redundant_c: 4;
157 RK_U32 sw_vdpp_dst_pic_height_c : 11;
160 RK_U32 reg17; // 0x0044
161 RK_U32 reg18; // 0x0048
162 RK_U32 reg19; // 0x004C
165 RK_U32 sw_vdpp_timeout_cnt : 31;
166 RK_U32 sw_vdpp_timeout_en : 1;
170 RK_U32 svnbuild : 20;
171 RK_U32 minor : 8;
172 RK_U32 major : 4;
176 RK_U32 dbg_frm_cnt : 16;
179 RK_U32 reg23; // 0x005C
182 RK_U32 sw_vdpp_src_addr_y : 32;
186 RK_U32 sw_vdpp_src_addr_uv : 32;
190 RK_U32 sw_vdpp_dst_addr_y : 32;
194 RK_U32 sw_vdpp_dst_addr_uv : 32;
201 RK_U32 sw_dci_yrgb_addr : 32;
205 RK_U32 sw_dci_yrgb_vir_stride : 16;
206 RK_U32 sw_dci_yrgb_gather_num : 4;
207 RK_U32 sw_dci_yrgb_gather_en: 1;
211 RK_U32 sw_vdpp_src_pic_width: 12;
212 RK_U32 reserved1 : 4;
213 RK_U32 sw_vdpp_src_pic_height : 12;
217 RK_U32 sw_dci_data_format : 3;
218 RK_U32 sw_dci_csc_range : 1;
219 RK_U32 sw_dci_vsd_mode : 2;
220 RK_U32 sw_dci_hsd_mode : 1;
221 RK_U32 sw_dci_alpha_swap : 1;
222 RK_U32 sw_dci_rb_swap : 1;
223 RK_U32 reserved1 : 7;
224 RK_U32 sw_dci_blk_hsize : 8;
225 RK_U32 sw_dci_blk_vsize : 8;
229 RK_U32 sw_dci_hist_addr : 32;
234 RK_U32 reg_5_7[3];
238 RK_U32 es_enable : 1;
242 RK_U32 flat_th : 8;
243 RK_U32 dir_th : 8;
247 RK_U32 tan_hi_th : 9;
248 RK_U32 reserved1 : 7;
249 RK_U32 tan_lo_th : 9;
253 RK_U32 ep_chk_en : 1;
254 RK_U32 reserved1 : 7;
255 RK_U32 mem_gat_en : 1;
259 RK_U32 diff_gain0 : 16;
260 RK_U32 diff_limit : 16;
264 RK_U32 lut_x0 : 16;
265 RK_U32 diff_gain1 : 16;
269 RK_U32 lut_x2 : 16;
270 RK_U32 lut_x1 : 16;
274 RK_U32 lut_x4 : 16;
275 RK_U32 lut_x3 : 16;
279 RK_U32 lut_x6 : 16;
280 RK_U32 lut_x5 : 16;
284 RK_U32 lut_x8 : 16;
285 RK_U32 lut_x7 : 16;
289 RK_U32 lut_y0 : 8;
290 RK_U32 lut_y1 : 8;
291 RK_U32 lut_y2 : 8;
292 RK_U32 lut_y3 : 8;
296 RK_U32 lut_y4 : 8;
297 RK_U32 lut_y5 : 8;
298 RK_U32 lut_y6 : 8;
299 RK_U32 lut_y7 : 8;
303 RK_U32 lut_y8 : 8;
307 RK_U32 lut_k0 : 8;
308 RK_U32 lut_k1 : 8;
309 RK_U32 lut_k2 : 8;
310 RK_U32 lut_k3 : 8;
314 RK_U32 lut_k4 : 8;
315 RK_U32 lut_k5 : 8;
316 RK_U32 lut_k6 : 8;
317 RK_U32 lut_k7 : 8;
321 RK_U32 wgt_decay : 8;
322 RK_U32 wgt_gain : 8;
326 RK_U32 conf_mean_th : 8;
327 RK_U32 conf_cnt_th : 4;
328 RK_U32 reserved1 : 4;
329 RK_U32 low_conf_ratio : 8;
330 RK_U32 low_conf_th : 8;
334 RK_U32 ink_en : 1;
335 RK_U32 reserved1 : 3;
336 RK_U32 ink_mode : 4;
339 RK_U32 reg_18_27[10];
342 RK_U32 in_rdy : 1;
343 RK_U32 reserved1 : 3;
344 RK_U32 mem_in_vsync : 1;
345 RK_U32 reserved2 : 3;
346 RK_U32 in_hsync : 1;
347 RK_U32 reserved3 : 3;
348 RK_U32 in_vld : 1;
349 RK_U32 reserved4 : 3;
350 RK_U32 mem_in_line_cnt : 11;
354 RK_U32 in_pix : 16;
355 RK_U32 in_dir : 6;
356 RK_U32 reserved1 : 2;
357 RK_U32 in_flat : 2;
361 RK_U32 out_rdy : 1;
362 RK_U32 reserved1 : 3;
363 RK_U32 out_vsync : 1;
364 RK_U32 reserved2 : 3;
365 RK_U32 out_hsync : 1;
366 RK_U32 reserved3 : 3;
367 RK_U32 out_vld : 1;
368 RK_U32 reserved4 : 3;
369 RK_U32 out_line_cnt : 11;
373 RK_U32 out_pix : 16;
378 RK_U32 reg_32_63[32];
382 RK_U32 sw_sharp_enable : 1;
383 RK_U32 sw_lti_enable : 1;
384 RK_U32 sw_cti_enable : 1;
385 RK_U32 sw_peaking_enable : 1;
386 RK_U32 sw_peaking_ctrl_enable : 1;
387 RK_U32 reserved1 : 1;
388 RK_U32 sw_edge_proc_enable : 1;
389 RK_U32 sw_shoot_ctrl_enable : 1;
390 RK_U32 sw_gain_ctrl_enable : 1;
391 RK_U32 sw_color_adj_enable : 1;
392 RK_U32 sw_texture_adj_enable: 1;
393 RK_U32 sw_coloradj_bypass_en: 1;
394 RK_U32 sw_ink_enable : 1;
395 RK_U32 sw_sharp_redundent_bypass : 1;
399 RK_U32 sw_mem_gating_en : 1;
400 RK_U32 sw_lti_gating_en : 1;
401 RK_U32 sw_cti_gating_en : 1;
402 RK_U32 sw_peaking_gating_en : 1;
403 RK_U32 sw_peaking_ctrl_gating_en : 1;
404 RK_U32 reserved1 : 1;
405 RK_U32 sw_edge_proc_gating_en : 1;
406 RK_U32 sw_shoot_ctrl_gating_en : 1;
407 RK_U32 sw_gain_ctrl_gating_en : 1;
408 RK_U32 sw_color_adj_gating_en : 1;
409 RK_U32 sw_texture_adj_gating_en : 1;
413 RK_U32 sw_peaking_v00 : 4;
414 RK_U32 sw_peaking_v01 : 4;
415 RK_U32 sw_peaking_v02 : 4;
416 RK_U32 sw_peaking_v10 : 4;
417 RK_U32 sw_peaking_v11 : 4;
418 RK_U32 sw_peaking_v12 : 4;
422 RK_U32 sw_peaking_v20 : 4;
423 RK_U32 sw_peaking_v21 : 4;
424 RK_U32 sw_peaking_v22 : 4;
425 RK_U32 sw_peaking_usm0 : 4;
426 RK_U32 sw_peaking_usm1 : 4;
427 RK_U32 sw_peaking_usm2 : 4;
428 RK_U32 sw_diag_coef : 3;
432 RK_U32 sw_peaking_h00 : 6;
433 RK_U32 reserved1 : 2;
434 RK_U32 sw_peaking_h01 : 6;
435 RK_U32 reserved2 : 2;
436 RK_U32 sw_peaking_h02 : 6;
439 RK_U32 reg5;
442 RK_U32 sw_peaking_h10 : 6;
443 RK_U32 reserved1 : 2;
444 RK_U32 sw_peaking_h11 : 6;
445 RK_U32 reserved2 : 2;
446 RK_U32 sw_peaking_h12 : 6;
449 RK_U32 reg7;
452 RK_U32 sw_peaking_h20 : 6;
453 RK_U32 reserved1 : 2;
454 RK_U32 sw_peaking_h21 : 6;
455 RK_U32 reserved2 : 2;
456 RK_U32 sw_peaking_h22 : 6;
459 RK_U32 reg_9_11[3];
462 RK_U32 sw_peaking0_idx_n0 : 9;
463 RK_U32 reserved1 : 7;
464 RK_U32 sw_peaking0_idx_n1 : 9;
468 RK_U32 sw_peaking0_idx_n2 : 9;
469 RK_U32 reserved1 : 7;
470 RK_U32 sw_peaking0_idx_n3 : 9;
474 RK_U32 sw_peaking0_idx_p0 : 9;
475 RK_U32 reserved1 : 7;
476 RK_U32 sw_peaking0_idx_p1 : 9;
480 RK_U32 sw_peaking0_idx_p2 : 9;
481 RK_U32 reserved1 : 7;
482 RK_U32 sw_peaking0_idx_p3 : 9;
486 RK_U32 sw_peaking0_value_n1 : 9;
487 RK_U32 reserved1 : 7;
488 RK_U32 sw_peaking0_value_n2 : 9;
492 RK_U32 sw_peaking0_value_n3 : 9;
493 RK_U32 reserved1 : 7;
494 RK_U32 sw_peaking0_value_p1 : 9;
498 RK_U32 sw_peaking0_value_p2 : 9;
499 RK_U32 reserved1 : 7;
500 RK_U32 sw_peaking0_value_p3 : 9;
504 RK_U32 sw_peaking0_ratio_n01: 12;
505 RK_U32 reserved1 : 4;
506 RK_U32 sw_peaking0_ratio_n12: 12;
510 RK_U32 sw_peaking0_ratio_n23: 12;
511 RK_U32 reserved1 : 4;
512 RK_U32 sw_peaking0_ratio_p01: 12;
516 RK_U32 sw_peaking0_ratio_p12: 12;
517 RK_U32 sw_peaking0_ratio_p23: 12;
520 RK_U32 reg22;
523 RK_U32 sw_peaking1_idx_n0 : 9;
524 RK_U32 reserved1 : 7;
525 RK_U32 sw_peaking1_idx_n1 : 9;
529 RK_U32 sw_peaking1_idx_n2 : 9;
530 RK_U32 reserved1 : 7;
531 RK_U32 sw_peaking1_idx_n3 : 9;
535 RK_U32 sw_peaking1_idx_p0 : 9;
536 RK_U32 reserved1 : 7;
537 RK_U32 sw_peaking1_idx_p1 : 9;
541 RK_U32 sw_peaking1_idx_p2 : 9;
542 RK_U32 reserved1 : 7;
543 RK_U32 sw_peaking1_idx_p3 : 9;
547 RK_U32 sw_peaking1_value_n1 : 9;
548 RK_U32 reserved1 : 7;
549 RK_U32 sw_peaking1_value_n2 : 9;
553 RK_U32 sw_peaking1_value_n3 : 9;
554 RK_U32 reserved1 : 7;
555 RK_U32 sw_peaking1_value_p1 : 9;
559 RK_U32 sw_peaking1_value_p2 : 9;
560 RK_U32 reserved1 : 7;
561 RK_U32 sw_peaking1_value_p3 : 9;
565 RK_U32 sw_peaking1_ratio_n01: 12;
566 RK_U32 reserved1 : 4;
567 RK_U32 sw_peaking1_ratio_n12: 12;
571 RK_U32 sw_peaking1_ratio_n23: 12;
572 RK_U32 reserved1 : 4;
573 RK_U32 sw_peaking1_ratio_p01: 12;
577 RK_U32 sw_peaking1_ratio_p12: 12;
578 RK_U32 sw_peaking1_ratio_p23: 12;
581 RK_U32 reg33;
584 RK_U32 sw_peaking2_idx_n0 : 9;
585 RK_U32 reserved1 : 7;
586 RK_U32 sw_peaking2_idx_n1 : 9;
590 RK_U32 sw_peaking2_idx_n2 : 9;
591 RK_U32 reserved1 : 7;
592 RK_U32 sw_peaking2_idx_n3 : 9;
596 RK_U32 sw_peaking2_idx_p0 : 9;
597 RK_U32 reserved1 : 7;
598 RK_U32 sw_peaking2_idx_p1 : 9;
602 RK_U32 sw_peaking2_idx_p2 : 9;
603 RK_U32 reserved1 : 7;
604 RK_U32 sw_peaking2_idx_p3 : 9;
608 RK_U32 sw_peaking2_value_n1 : 9;
609 RK_U32 reserved1 : 7;
610 RK_U32 sw_peaking2_value_n2 : 9;
614 RK_U32 sw_peaking2_value_n3 : 9;
615 RK_U32 reserved1 : 7;
616 RK_U32 sw_peaking2_value_p1 : 9;
620 RK_U32 sw_peaking2_value_p2 : 9;
621 RK_U32 reserved1 : 7;
622 RK_U32 sw_peaking2_value_p3 : 9;
626 RK_U32 sw_peaking2_ratio_n01: 12;
627 RK_U32 reserved1 : 4;
628 RK_U32 sw_peaking2_ratio_n12: 12;
632 RK_U32 sw_peaking2_ratio_n23: 12;
633 RK_U32 reserved1 : 4;
634 RK_U32 sw_peaking2_ratio_p01: 12;
638 RK_U32 sw_peaking2_ratio_p12: 12;
639 RK_U32 sw_peaking2_ratio_p23: 12;
642 RK_U32 reg44;
645 RK_U32 sw_peaking3_idx_n0 : 9;
646 RK_U32 reserved1 : 7;
647 RK_U32 sw_peaking3_idx_n1 : 9;
651 RK_U32 sw_peaking3_idx_n2 : 9;
652 RK_U32 reserved1 : 7;
653 RK_U32 sw_peaking3_idx_n3 : 9;
657 RK_U32 sw_peaking3_idx_p0 : 9;
658 RK_U32 reserved1 : 7;
659 RK_U32 sw_peaking3_idx_p1 : 9;
663 RK_U32 sw_peaking3_idx_p2 : 9;
664 RK_U32 reserved1 : 7;
665 RK_U32 sw_peaking3_idx_p3 : 9;
669 RK_U32 sw_peaking3_value_n1 : 9;
670 RK_U32 reserved1 : 7;
671 RK_U32 sw_peaking3_value_n2 : 9;
675 RK_U32 sw_peaking3_value_n3 : 9;
676 RK_U32 reserved1 : 7;
677 RK_U32 sw_peaking3_value_p1 : 9;
681 RK_U32 sw_peaking3_value_p2 : 9;
682 RK_U32 reserved1 : 7;
683 RK_U32 sw_peaking3_value_p3 : 9;
687 RK_U32 sw_peaking3_ratio_n01: 12;
688 RK_U32 reserved1 : 4;
689 RK_U32 sw_peaking3_ratio_n12: 12;
693 RK_U32 sw_peaking3_ratio_n23: 12;
694 RK_U32 reserved1 : 4;
695 RK_U32 sw_peaking3_ratio_p01: 12;
699 RK_U32 sw_peaking3_ratio_p12: 12;
700 RK_U32 sw_peaking3_ratio_p23: 12;
703 RK_U32 reg55;
706 RK_U32 sw_peaking4_idx_n0 : 9;
707 RK_U32 reserved1 : 7;
708 RK_U32 sw_peaking4_idx_n1 : 9;
712 RK_U32 sw_peaking4_idx_n2 : 9;
713 RK_U32 reserved1 : 7;
714 RK_U32 sw_peaking4_idx_n3 : 9;
718 RK_U32 sw_peaking4_idx_p0 : 9;
719 RK_U32 reserved1 : 7;
720 RK_U32 sw_peaking4_idx_p1 : 9;
724 RK_U32 sw_peaking4_idx_p2 : 9;
725 RK_U32 reserved1 : 7;
726 RK_U32 sw_peaking4_idx_p3 : 9;
730 RK_U32 sw_peaking4_value_n1 : 9;
731 RK_U32 reserved1 : 7;
732 RK_U32 sw_peaking4_value_n2 : 9;
736 RK_U32 sw_peaking4_value_n3 : 9;
737 RK_U32 reserved1 : 7;
738 RK_U32 sw_peaking4_value_p1 : 9;
742 RK_U32 sw_peaking4_value_p2 : 9;
743 RK_U32 reserved1 : 7;
744 RK_U32 sw_peaking4_value_p3 : 9;
748 RK_U32 sw_peaking4_ratio_n01: 12;
749 RK_U32 reserved1 : 4;
750 RK_U32 sw_peaking4_ratio_n12: 12;
754 RK_U32 sw_peaking4_ratio_n23: 12;
755 RK_U32 reserved1 : 4;
756 RK_U32 sw_peaking4_ratio_p01: 12;
760 RK_U32 sw_peaking4_ratio_p12: 12;
761 RK_U32 sw_peaking4_ratio_p23: 12;
764 RK_U32 reg66;
767 RK_U32 sw_peaking5_idx_n0 : 9;
768 RK_U32 reserved1 : 7;
769 RK_U32 sw_peaking5_idx_n1 : 9;
773 RK_U32 sw_peaking5_idx_n2 : 9;
774 RK_U32 reserved1 : 7;
775 RK_U32 sw_peaking5_idx_n3 : 9;
779 RK_U32 sw_peaking5_idx_p0 : 9;
780 RK_U32 reserved1 : 7;
781 RK_U32 sw_peaking5_idx_p1 : 9;
785 RK_U32 sw_peaking5_idx_p2 : 9;
786 RK_U32 reserved1 : 7;
787 RK_U32 sw_peaking5_idx_p3 : 9;
791 RK_U32 sw_peaking5_value_n1 : 9;
792 RK_U32 reserved1 : 7;
793 RK_U32 sw_peaking5_value_n2 : 9;
797 RK_U32 sw_peaking5_value_n3 : 9;
798 RK_U32 reserved1 : 7;
799 RK_U32 sw_peaking5_value_p1 : 9;
803 RK_U32 sw_peaking5_value_p2 : 9;
804 RK_U32 reserved1 : 7;
805 RK_U32 sw_peaking5_value_p3 : 9;
809 RK_U32 sw_peaking5_ratio_n01: 12;
810 RK_U32 reserved1 : 4;
811 RK_U32 sw_peaking5_ratio_n12: 12;
815 RK_U32 sw_peaking5_ratio_n23: 12;
816 RK_U32 reserved1 : 4;
817 RK_U32 sw_peaking5_ratio_p01: 12;
821 RK_U32 sw_peaking5_ratio_p12: 12;
822 RK_U32 sw_peaking5_ratio_p23: 12;
825 RK_U32 reg77;
828 RK_U32 sw_peaking6_idx_n0 : 12;
829 RK_U32 reserved1 : 4;
830 RK_U32 sw_peaking6_idx_n1 : 12;
834 RK_U32 sw_peaking6_idx_n2 : 9;
835 RK_U32 reserved1 : 7;
836 RK_U32 sw_peaking6_idx_n3 : 9;
840 RK_U32 sw_peaking6_idx_p0 : 9;
841 RK_U32 reserved1 : 7;
842 RK_U32 sw_peaking6_idx_p1 : 9;
846 RK_U32 sw_peaking6_idx_p2 : 9;
847 RK_U32 reserved1 : 7;
848 RK_U32 sw_peaking6_idx_p3 : 9;
852 RK_U32 sw_peaking6_value_n1 : 9;
853 RK_U32 reserved1 : 7;
854 RK_U32 sw_peaking6_value_n2 : 9;
858 RK_U32 sw_peaking6_value_n3 : 9;
859 RK_U32 reserved1 : 7;
860 RK_U32 sw_peaking6_value_p1 : 9;
864 RK_U32 sw_peaking6_value_p2 : 9;
865 RK_U32 reserved1 : 7;
866 RK_U32 sw_peaking6_value_p3 : 9;
870 RK_U32 sw_peaking6_ratio_n01: 12;
871 RK_U32 reserved1 : 4;
872 RK_U32 sw_peaking6_ratio_n12: 12;
876 RK_U32 sw_peaking6_ratio_n23: 12;
877 RK_U32 reserved1 : 4;
878 RK_U32 sw_peaking6_ratio_p01: 12;
882 RK_U32 sw_peaking6_ratio_p12: 12;
883 RK_U32 sw_peaking6_ratio_p23: 12;
886 RK_U32 reg_88_99[12];
889 RK_U32 sw_peaking_gain : 10;
890 RK_U32 reserved1 : 2;
891 RK_U32 sw_nondir_thr : 7;
892 RK_U32 reserved2 : 1;
893 RK_U32 sw_dir_cmp_ratio : 4;
894 RK_U32 sw_nondir_wgt_ratio : 5;
898 RK_U32 sw_nondir_wgt_offset : 8;
899 RK_U32 sw_dir_cnt_thr : 4;
900 RK_U32 sw_dir_cnt_avg : 3;
901 RK_U32 reserved1 : 1;
902 RK_U32 sw_dir_cnt_offset : 4;
903 RK_U32 sw_diag_dir_thr : 7;
907 RK_U32 sw_diag_adjgain_tab0 : 4;
908 RK_U32 sw_diag_adjgain_tab1 : 4;
909 RK_U32 sw_diag_adjgain_tab2 : 4;
910 RK_U32 sw_diag_adjgain_tab3 : 4;
911 RK_U32 sw_diag_adjgain_tab4 : 4;
912 RK_U32 sw_diag_adjgain_tab5 : 4;
913 RK_U32 sw_diag_adjgain_tab6 : 4;
914 RK_U32 sw_diag_adjgain_tab7 : 4;
918 RK_U32 sw_edge_alpha_over_non : 7;
919 RK_U32 reserved1 : 1;
920 RK_U32 sw_edge_alpha_under_non : 7;
921 RK_U32 reserved2 : 1;
922 RK_U32 sw_edge_alpha_over_unlimit_non : 7;
923 RK_U32 reserved3 : 1;
924 RK_U32 sw_edge_alpha_under_unlimit_non : 7;
928 RK_U32 sw_edge_alpha_over_v : 7;
929 RK_U32 reserved1 : 1;
930 RK_U32 sw_edge_alpha_under_v: 7;
931 RK_U32 reserved2 : 1;
932 RK_U32 sw_edge_alpha_over_unlimit_v : 7;
933 RK_U32 reserved3 : 1;
934 RK_U32 sw_edge_alpha_under_unlimit_v: 7;
938 RK_U32 sw_edge_alpha_over_h : 7;
939 RK_U32 reserved1 : 1;
940 RK_U32 sw_edge_alpha_under_h: 7;
941 RK_U32 reserved2 : 1;
942 RK_U32 sw_edge_alpha_over_unlimit_h : 7;
943 RK_U32 reserved3 : 1;
944 RK_U32 sw_edge_alpha_under_unlimit_h: 7;
948 RK_U32 sw_edge_alpha_over_d0: 7;
949 RK_U32 reserved1 : 1;
950 RK_U32 sw_edge_alpha_under_d0 : 7;
951 RK_U32 reserved2 : 1;
952 RK_U32 sw_edge_alpha_over_unlimit_d0: 7;
953 RK_U32 reserved3 : 1;
954 RK_U32 sw_edge_alpha_under_unlimit_d0 : 7;
958 RK_U32 sw_edge_alpha_over_d1: 7;
959 RK_U32 reserved1 : 1;
960 RK_U32 sw_edge_alpha_under_d1 : 7;
961 RK_U32 reserved2 : 1;
962 RK_U32 sw_edge_alpha_over_unlimit_d1: 7;
963 RK_U32 reserved3 : 1;
964 RK_U32 sw_edge_alpha_under_unlimit_d1 : 7;
968 RK_U32 sw_edge_delta_offset_non : 8;
969 RK_U32 sw_edge_delta_offset_v : 8;
970 RK_U32 sw_edge_delta_offset_h : 8;
974 RK_U32 sw_edge_delta_offset_d0 : 8;
975 RK_U32 sw_edge_delta_offset_d1 : 8;
979 RK_U32 sw_shoot_filt_radius : 1;
980 RK_U32 reserved1 : 3;
981 RK_U32 sw_shoot_delta_offset: 8;
982 RK_U32 sw_shoot_alpha_over : 7;
983 RK_U32 reserved2 : 1;
984 RK_U32 sw_shoot_alpha_under : 7;
988 RK_U32 sw_shoot_alpha_over_unlimit : 7;
989 RK_U32 reserved1 : 1;
990 RK_U32 sw_shoot_alpha_under_unlimit : 7;
994 RK_U32 sw_adp_idx0 : 8;
995 RK_U32 reserved1 : 2;
996 RK_U32 sw_adp_idx1 : 8;
997 RK_U32 reserved2 : 2;
998 RK_U32 sw_adp_idx2 : 8;
1002 RK_U32 sw_adp_idx3 : 8;
1003 RK_U32 reserved1 : 4;
1004 RK_U32 sw_adp_gain0 : 7;
1005 RK_U32 reserved2 : 1;
1006 RK_U32 sw_adp_gain1 : 7;
1010 RK_U32 sw_adp_gain2 : 7;
1011 RK_U32 reserved1 : 1;
1012 RK_U32 sw_adp_gain3 : 7;
1013 RK_U32 reserved2 : 1;
1014 RK_U32 sw_adp_gain4 : 7;
1018 RK_U32 sw_adp_slp01 : 11;
1019 RK_U32 reserved1 : 1;
1020 RK_U32 sw_adp_slp12 : 11;
1023 RK_U32 reg_116_127[12];
1026 RK_U32 sw_adp_slp23 : 11;
1027 RK_U32 reserved1 : 1;
1028 RK_U32 sw_adp_slp34 : 11;
1032 RK_U32 sw_adp_slp45 : 11;
1033 RK_U32 sw_var_idx0 : 8;
1034 RK_U32 reserved1 : 2;
1035 RK_U32 sw_var_idx1 : 8;
1039 RK_U32 sw_var_idx2 : 8;
1040 RK_U32 reserved1 : 4;
1041 RK_U32 sw_var_idx3 : 8;
1042 RK_U32 reserved2 : 4;
1043 RK_U32 sw_var_gain0 : 7;
1047 RK_U32 sw_var_gain1 : 7;
1048 RK_U32 reserved1 : 1;
1049 RK_U32 sw_var_gain2 : 7;
1050 RK_U32 reserved2 : 1;
1051 RK_U32 sw_var_gain3 : 7;
1052 RK_U32 reserved3 : 1;
1053 RK_U32 sw_var_gain4 : 7;
1057 RK_U32 sw_var_slp01 : 11;
1058 RK_U32 reserved1 : 1;
1059 RK_U32 sw_var_slp12 : 11;
1063 RK_U32 sw_var_slp23 : 11;
1064 RK_U32 reserved1 : 1;
1065 RK_U32 sw_var_slp34 : 11;
1069 RK_U32 sw_var_slp45 : 11;
1070 RK_U32 reserved1 : 5;
1071 RK_U32 sw_lum_select : 2;
1072 RK_U32 reserved2 : 2;
1073 RK_U32 sw_lum_idx0 : 8;
1077 RK_U32 sw_lum_idx1 : 8;
1078 RK_U32 reserved1 : 2;
1079 RK_U32 sw_lum_idx2 : 8;
1080 RK_U32 reserved2 : 2;
1081 RK_U32 sw_lum_idx3 : 8;
1085 RK_U32 sw_lum_gain0 : 7;
1086 RK_U32 reserved1 : 1;
1087 RK_U32 sw_lum_gain1 : 7;
1088 RK_U32 reserved2 : 1;
1089 RK_U32 sw_lum_gain2 : 7;
1090 RK_U32 reserved3 : 1;
1091 RK_U32 sw_lum_gain3 : 7;
1095 RK_U32 sw_lum_gain4 : 7;
1096 RK_U32 reserved1 : 1;
1097 RK_U32 sw_lum_slp01 : 11;
1098 RK_U32 reserved2 : 1;
1099 RK_U32 sw_lum_slp12 : 11;
1103 RK_U32 sw_lum_slp23 : 11;
1104 RK_U32 reserved1 : 1;
1105 RK_U32 sw_lum_slp34 : 11;
1109 RK_U32 sw_lum_slp45 : 11;
1113 RK_U32 sw_adj_point_x0 : 8;
1114 RK_U32 reserved1 : 4;
1115 RK_U32 sw_adj_point_y0 : 8;
1116 RK_U32 reserved2 : 4;
1117 RK_U32 sw_adj_scaling_coef0 : 3;
1121 RK_U32 sw_coloradj_tab0_0 : 5;
1122 RK_U32 sw_coloradj_tab0_1 : 5;
1123 RK_U32 sw_coloradj_tab0_2 : 5;
1124 RK_U32 sw_coloradj_tab0_3 : 5;
1125 RK_U32 sw_coloradj_tab0_4 : 5;
1126 RK_U32 sw_coloradj_tab0_5 : 5;
1130 RK_U32 sw_coloradj_tab0_6 : 5;
1131 RK_U32 sw_coloradj_tab0_7 : 5;
1132 RK_U32 sw_coloradj_tab0_8 : 5;
1133 RK_U32 sw_coloradj_tab0_9 : 5;
1134 RK_U32 sw_coloradj_tab0_10 : 5;
1135 RK_U32 sw_coloradj_tab0_11 : 5;
1139 RK_U32 sw_coloradj_tab0_12 : 5;
1140 RK_U32 sw_coloradj_tab0_13 : 5;
1141 RK_U32 sw_coloradj_tab0_14 : 5;
1142 RK_U32 sw_coloradj_tab0_15 : 5;
1146 RK_U32 sw_adj_point_x1 : 8;
1147 RK_U32 reserved1 : 4;
1148 RK_U32 sw_adj_point_y1 : 8;
1149 RK_U32 reserved2 : 4;
1150 RK_U32 sw_adj_scaling_coef1 : 3;
1154 RK_U32 sw_coloradj_tab1_0 : 5;
1155 RK_U32 sw_coloradj_tab1_1 : 5;
1156 RK_U32 sw_coloradj_tab1_2 : 5;
1157 RK_U32 sw_coloradj_tab1_3 : 5;
1158 RK_U32 sw_coloradj_tab1_4 : 5;
1159 RK_U32 sw_coloradj_tab1_5 : 5;
1163 RK_U32 sw_coloradj_tab1_6 : 5;
1164 RK_U32 sw_coloradj_tab1_7 : 5;
1165 RK_U32 sw_coloradj_tab1_8 : 5;
1166 RK_U32 sw_coloradj_tab1_9 : 5;
1167 RK_U32 sw_coloradj_tab1_10 : 5;
1168 RK_U32 sw_coloradj_tab1_11 : 5;
1172 RK_U32 sw_coloradj_tab1_12 : 5;
1173 RK_U32 sw_coloradj_tab1_13 : 5;
1174 RK_U32 sw_coloradj_tab1_14 : 5;
1175 RK_U32 sw_coloradj_tab1_15 : 5;
1179 RK_U32 sw_adj_point_x2 : 8;
1180 RK_U32 reserved1 : 4;
1181 RK_U32 sw_adj_point_y2 : 8;
1182 RK_U32 reserved2 : 4;
1183 RK_U32 sw_adj_scaling_coef2 : 3;
1187 RK_U32 sw_coloradj_tab2_0 : 5;
1188 RK_U32 sw_coloradj_tab2_1 : 5;
1189 RK_U32 sw_coloradj_tab2_2 : 5;
1190 RK_U32 sw_coloradj_tab2_3 : 5;
1191 RK_U32 sw_coloradj_tab2_4 : 5;
1192 RK_U32 sw_coloradj_tab2_5 : 5;
1196 RK_U32 sw_coloradj_tab2_6 : 5;
1197 RK_U32 sw_coloradj_tab2_7 : 5;
1198 RK_U32 sw_coloradj_tab2_8 : 5;
1199 RK_U32 sw_coloradj_tab2_9 : 5;
1200 RK_U32 sw_coloradj_tab2_10 : 5;
1201 RK_U32 sw_coloradj_tab2_11 : 5;
1205 RK_U32 sw_coloradj_tab2_12 : 5;
1206 RK_U32 sw_coloradj_tab2_13 : 5;
1207 RK_U32 sw_coloradj_tab2_14 : 5;
1208 RK_U32 sw_coloradj_tab2_15 : 5;
1212 RK_U32 sw_adj_point_x3 : 8;
1213 RK_U32 reserved1 : 4;
1214 RK_U32 sw_adj_point_y3 : 8;
1215 RK_U32 reserved2 : 4;
1216 RK_U32 sw_adj_scaling_coef3 : 3;
1220 RK_U32 sw_coloradj_tab3_0 : 5;
1221 RK_U32 sw_coloradj_tab3_1 : 5;
1222 RK_U32 sw_coloradj_tab3_2 : 5;
1223 RK_U32 sw_coloradj_tab3_3 : 5;
1224 RK_U32 sw_coloradj_tab3_4 : 5;
1225 RK_U32 sw_coloradj_tab3_5 : 5;
1229 RK_U32 sw_coloradj_tab3_6 : 5;
1230 RK_U32 sw_coloradj_tab3_7 : 5;
1231 RK_U32 sw_coloradj_tab3_8 : 5;
1232 RK_U32 sw_coloradj_tab3_9 : 5;
1233 RK_U32 sw_coloradj_tab3_10 : 5;
1234 RK_U32 sw_coloradj_tab3_11 : 5;
1238 RK_U32 sw_coloradj_tab3_12 : 5;
1239 RK_U32 sw_coloradj_tab3_13 : 5;
1240 RK_U32 sw_coloradj_tab3_14 : 5;
1241 RK_U32 sw_coloradj_tab3_15 : 5;
1245 RK_U32 sw_idxmode_select : 1;
1246 RK_U32 sw_ymode_select : 2;
1247 RK_U32 reserved1 : 1;
1248 RK_U32 sw_tex_idx0 : 8;
1249 RK_U32 reserved2 : 4;
1250 RK_U32 sw_tex_idx1 : 8;
1254 RK_U32 sw_tex_idx2 : 8;
1255 RK_U32 reserved1 : 4;
1256 RK_U32 sw_tex_idx3 : 8;
1257 RK_U32 reserved2 : 4;
1258 RK_U32 sw_tex_gain0 : 7;
1262 RK_U32 sw_tex_gain1 : 7;
1263 RK_U32 reserved1 : 1;
1264 RK_U32 sw_tex_gain2 : 7;
1265 RK_U32 reserved2 : 1;
1266 RK_U32 sw_tex_gain3 : 7;
1267 RK_U32 reserved3 : 1;
1268 RK_U32 sw_tex_gain4 : 7;
1272 RK_U32 sw_tex_slp01 : 11;
1273 RK_U32 reserved1 : 1;
1274 RK_U32 sw_tex_slp12 : 11;
1278 RK_U32 sw_tex_slp23 : 11;
1279 RK_U32 reserved1 : 1;
1280 RK_U32 sw_tex_slp34 : 11;
1284 RK_U32 sw_tex_slp45 : 11;
1288 RK_U32 sw_ltih_radius : 1;
1289 RK_U32 reserved1 : 3;
1290 RK_U32 sw_ltih_slp1 : 9;
1291 RK_U32 reserved2 : 3;
1292 RK_U32 sw_ltih_thr1 : 9;
1296 RK_U32 sw_ltih_noisethrneg : 10;
1297 RK_U32 reserved1 : 2;
1298 RK_U32 sw_ltih_noisethrpos : 10;
1299 RK_U32 reserved2 : 2;
1300 RK_U32 sw_ltih_tigain : 5;
1304 RK_U32 sw_ltiv_radius : 1;
1305 RK_U32 reserved1 : 3;
1306 RK_U32 sw_ltiv_slp1 : 9;
1307 RK_U32 reserved2 : 3;
1308 RK_U32 sw_ltiv_thr1 : 9;
1312 RK_U32 sw_ltiv_noisethrneg : 10;
1313 RK_U32 reserved1 : 2;
1314 RK_U32 sw_ltiv_noisethrpos : 10;
1315 RK_U32 reserved2 : 2;
1316 RK_U32 sw_ltiv_tigain : 5;
1320 RK_U32 sw_ctih_radius : 1;
1321 RK_U32 reserved1 : 3;
1322 RK_U32 sw_ctih_slp1 : 9;
1323 RK_U32 reserved2 : 3;
1324 RK_U32 sw_ctih_thr1 : 9;
1328 RK_U32 sw_ctih_noisethrneg : 10;
1329 RK_U32 reserved1 : 2;
1330 RK_U32 sw_ctih_noisethrpos : 10;
1331 RK_U32 reserved2 : 2;
1332 RK_U32 sw_ctih_tigain : 5;
1335 RK_U32 reg_168_169[2];
1338 RK_U32 sw_ink_mode : 4;
1341 RK_U32 reg171;