Lines Matching refs:RK_U32
23 #define VEPU540C_CTL_OFFSET (0 * sizeof(RK_U32))
24 #define VEPU540C_BASE_OFFSET (156 * sizeof(RK_U32))
25 #define VEPU540C_RCROI_OFFSET (1024 * sizeof(RK_U32))
26 #define VEPU540C_WEG_OFFSET (1472 * sizeof(RK_U32))
27 #define VEPU540C_RDOCFG_OFFSET (2048 * sizeof(RK_U32))
28 #define VEPU540C_SCLCFG_OFFSET (2168 * sizeof(RK_U32))
29 #define VEPU540C_JPEGTAB_OFFSET (2848 * sizeof(RK_U32))
31 #define VEPU540C_OSD_OFFSET (3072 * sizeof(RK_U32))
32 #define VEPU540C_STATUS_OFFSET (4096 * sizeof(RK_U32))
33 #define VEPU540C_DEBUG_OFFSET (5120 * sizeof(RK_U32))
41 RK_U32 enc_done_sta : 1;
42 RK_U32 lkt_node_done_sta : 1;
43 RK_U32 sclr_done_sta : 1;
44 RK_U32 vslc_done_sta : 1;
45 RK_U32 vbsf_oflw_sta : 1;
46 RK_U32 vbuf_lens_sta : 1;
47 RK_U32 enc_err_sta : 1;
48 RK_U32 dvbm_fcfg_sta : 1;
49 RK_U32 wdg_sta : 1;
50 RK_U32 lkt_err_int_sta : 1;
51 RK_U32 lkt_err_stop_sta : 1;
52 RK_U32 lkt_force_stop_sta : 1;
53 RK_U32 jslc_done_sta : 1;
54 RK_U32 jbsf_oflw_sta : 1;
55 RK_U32 jbuf_lens_sta : 1;
56 RK_U32 dvbm_dcnt_sta : 1;
57 RK_U32 reserved : 16;
60 RK_U32 val;
65 RK_U32 reg0156_adr_vsy_t;
67 RK_U32 reg0157_adr_vsc_t;
69 RK_U32 reg0158_adr_vsy_b;
71 RK_U32 reg0159_adr_vsc_b;
88 RK_U32 q_dc_y16;
89 RK_U32 q_dc_u16;
90 RK_U32 q_dc_v16;
91 RK_U32 q_dc_y32;
92 RK_U32 iq_dc_0;
93 RK_U32 iq_dc_1;
97 RK_U32 scal_clk_sel : 1;
98 RK_U32 reserved : 31;
101 RK_U32 reserved_2175;
140 RK_U32 madi_thd0 : 8;
141 RK_U32 madi_thd1 : 8;
142 RK_U32 madi_thd2 : 8;
143 RK_U32 madi_thd3 : 8;
148 RK_U32 madi_thd4 : 8;
149 RK_U32 madi_thd5 : 8;
150 RK_U32 reserved : 16;
155 RK_U32 wgt0 : 8;
156 RK_U32 wgt1 : 8;
157 RK_U32 wgt2 : 8;
158 RK_U32 wgt3 : 8;
163 RK_U32 wgt4 : 8;
164 RK_U32 wgt5 : 8;
165 RK_U32 wgt6 : 8;
166 RK_U32 wgt7 : 8;
171 RK_U32 wgt8 : 8;
172 RK_U32 wgt9 : 8;
173 RK_U32 mode_th : 3;
174 RK_U32 reserved : 13;
180 RK_U32 madp_thd0 : 12;
181 RK_U32 reserved : 4;
182 RK_U32 madp_thd1 : 12;
183 RK_U32 reserved1 : 4;
188 RK_U32 madp_thd2 : 12;
189 RK_U32 reserved : 4;
190 RK_U32 madp_thd3 : 12;
191 RK_U32 reserved1 : 4;
196 RK_U32 wgt0 : 8;
197 RK_U32 wgt1 : 8;
198 RK_U32 wgt2 : 8;
199 RK_U32 wgt3 : 8;
204 RK_U32 wgt4 : 8;
205 RK_U32 reserved : 24;
212 RK_U32 madp_thd0 : 12;
213 RK_U32 reserved : 4;
214 RK_U32 madp_thd1 : 12;
215 RK_U32 reserved1 : 4;
220 RK_U32 madp_thd2 : 12;
221 RK_U32 reserved : 20;
226 RK_U32 wgt0 : 8;
227 RK_U32 wgt1 : 8;
228 RK_U32 wgt2 : 8;
229 RK_U32 wgt3 : 8;
238 RK_U32 reserved2048_2051[4];
242 RK_U32 rdo_segment_multi : 8;
243 RK_U32 rdo_segment_en : 1;
244 RK_U32 reserved : 7;
245 RK_U32 rdo_smear_lvl4_multi : 8;
246 RK_U32 rdo_smear_lvl8_multi : 8;
251 RK_U32 rdo_smear_lvl16_multi : 8;
252 RK_U32 rdo_smear_dlt_qp : 4;
253 RK_U32 rdo_smear_order_state : 1;
254 RK_U32 stated_mode : 2;
255 RK_U32 rdo_smear_en : 1;
256 RK_U32 online_en : 1;
257 RK_U32 reserved : 3;
258 RK_U32 smear_stride : 12;
263 RK_U32 rdo_smear_madp_cur_thd0 : 12;
264 RK_U32 reserved : 4;
265 RK_U32 rdo_smear_madp_cur_thd1 : 12;
266 RK_U32 reserved1 : 4;
271 RK_U32 rdo_smear_madp_cur_thd2 : 12;
272 RK_U32 reserved : 4;
273 RK_U32 rdo_smear_madp_cur_thd3 : 12;
274 RK_U32 reserved1 : 4;
279 RK_U32 rdo_smear_madp_around_thd0 : 12;
280 RK_U32 reserved : 4;
281 RK_U32 rdo_smear_madp_around_thd1 : 12;
282 RK_U32 reserved1 : 4;
287 RK_U32 rdo_smear_madp_around_thd2 : 12;
288 RK_U32 reserved : 4;
289 RK_U32 rdo_smear_madp_around_thd3 : 12;
290 RK_U32 reserved1 : 4;
295 RK_U32 rdo_smear_madp_around_thd4 : 12;
296 RK_U32 reserved : 4;
297 RK_U32 rdo_smear_madp_around_thd5 : 12;
298 RK_U32 reserved1 : 4;
303 RK_U32 rdo_smear_madp_ref_thd0 : 12;
304 RK_U32 reserved : 4;
305 RK_U32 rdo_smear_madp_ref_thd1 : 12;
306 RK_U32 reserved1 : 4;
311 RK_U32 rdo_smear_cnt_cur_thd0 : 4;
312 RK_U32 reserved : 4;
313 RK_U32 rdo_smear_cnt_cur_thd1 : 4;
314 RK_U32 reserved1 : 4;
315 RK_U32 rdo_smear_cnt_cur_thd2 : 4;
316 RK_U32 reserved2 : 4;
317 RK_U32 rdo_smear_cnt_cur_thd3 : 4;
318 RK_U32 reserved3 : 4;
323 RK_U32 rdo_smear_cnt_around_thd0 : 4;
324 RK_U32 reserved : 4;
325 RK_U32 rdo_smear_cnt_around_thd1 : 4;
326 RK_U32 reserved1 : 4;
327 RK_U32 rdo_smear_cnt_around_thd2 : 4;
328 RK_U32 reserved2 : 4;
329 RK_U32 rdo_smear_cnt_around_thd3 : 4;
330 RK_U32 reserved3 : 4;
335 RK_U32 rdo_smear_cnt_around_thd4 : 4;
336 RK_U32 reserved : 4;
337 RK_U32 rdo_smear_cnt_around_thd5 : 4;
338 RK_U32 reserved1 : 4;
339 RK_U32 rdo_smear_cnt_around_thd6 : 4;
340 RK_U32 reserved2 : 4;
341 RK_U32 rdo_smear_cnt_around_thd7 : 4;
342 RK_U32 reserved3 : 4;
347 RK_U32 rdo_smear_cnt_ref_thd0 : 4;
348 RK_U32 reserved : 4;
349 RK_U32 rdo_smear_cnt_ref_thd1 : 4;
350 RK_U32 reserved1 : 20;
355 RK_U32 rdo_smear_resi_small_cur_th0 : 6;
356 RK_U32 reserved : 2;
357 RK_U32 rdo_smear_resi_big_cur_th0 : 6;
358 RK_U32 reserved1 : 2;
359 RK_U32 rdo_smear_resi_small_cur_th1 : 6;
360 RK_U32 reserved2 : 2;
361 RK_U32 rdo_smear_resi_big_cur_th1 : 6;
362 RK_U32 reserved3 : 2;
367 RK_U32 rdo_smear_resi_small_around_th0 : 6;
368 RK_U32 reserved : 2;
369 RK_U32 rdo_smear_resi_big_around_th0 : 6;
370 RK_U32 reserved1 : 2;
371 RK_U32 rdo_smear_resi_small_around_th1 : 6;
372 RK_U32 reserved2 : 2;
373 RK_U32 rdo_smear_resi_big_around_th1 : 6;
374 RK_U32 reserved3 : 2;
379 RK_U32 rdo_smear_resi_small_around_th2 : 6;
380 RK_U32 reserved : 2;
381 RK_U32 rdo_smear_resi_big_around_th2 : 6;
382 RK_U32 reserved1 : 2;
383 RK_U32 rdo_smear_resi_small_around_th3 : 6;
384 RK_U32 reserved2 : 2;
385 RK_U32 rdo_smear_resi_big_around_th3 : 6;
386 RK_U32 reserved3 : 2;
391 RK_U32 rdo_smear_resi_small_ref_th0 : 6;
392 RK_U32 reserved : 2;
393 RK_U32 rdo_smear_resi_big_ref_th0 : 6;
394 RK_U32 reserved1 : 18;
399 RK_U32 rdo_smear_resi_th0 : 8;
400 RK_U32 reserved : 8;
401 RK_U32 rdo_smear_resi_th1 : 8;
402 RK_U32 reserved1 : 8;
407 RK_U32 rdo_smear_madp_cnt_th0 : 4;
408 RK_U32 rdo_smear_madp_cnt_th1 : 4;
409 RK_U32 rdo_smear_madp_cnt_th2 : 4;
410 RK_U32 rdo_smear_madp_cnt_th3 : 4;
411 RK_U32 rdo_smear_madp_cnt_th4 : 4;
412 RK_U32 rdo_smear_madp_cnt_th5 : 4;
413 RK_U32 reserved : 8;
417 RK_U32 reserved2070_2071[2];
437 RK_U32 thd0 : 6;
438 RK_U32 reserved : 2;
439 RK_U32 thd1 : 6;
440 RK_U32 reserved1 : 2;
441 RK_U32 thd2 : 6;
442 RK_U32 reserved2 : 2;
443 RK_U32 thd3 : 6;
444 RK_U32 reserved3 : 2;
449 RK_U32 thd0 : 4;
450 RK_U32 reserved : 4;
451 RK_U32 thd1 : 4;
452 RK_U32 reserved1 : 4;
453 RK_U32 thd2 : 4;
454 RK_U32 reserved2 : 4;
455 RK_U32 thd3 : 4;
456 RK_U32 reserved3 : 4;
461 RK_U32 big_th0 : 6;
462 RK_U32 reserved : 2;
463 RK_U32 big_th1 : 6;
464 RK_U32 reserved1 : 2;
465 RK_U32 small_th0 : 6;
466 RK_U32 reserved2 : 2;
467 RK_U32 small_th1 : 6;
468 RK_U32 reserved3 : 2;
472 RK_U32 reserved_2095;
480 RK_U32 reserved2106_2107[2];
484 RK_U32 pre_intra_qp_thd : 6;
485 RK_U32 reserved : 2;
486 RK_U32 pre_intra4_lambda_mv_bit : 3;
487 RK_U32 reserved1 : 1;
488 RK_U32 pre_intra8_lambda_mv_bit : 3;
489 RK_U32 reserved2 : 1;
490 RK_U32 pre_intra16_lambda_mv_bit : 3;
491 RK_U32 reserved3 : 1;
492 RK_U32 pre_intra32_lambda_mv_bit : 3;
493 RK_U32 reserved4 : 9;
498 RK_U32 i_cu32_madi_thd0 : 8;
499 RK_U32 i_cu32_madi_thd1 : 8;
500 RK_U32 i_cu32_madi_thd2 : 8;
501 RK_U32 reserved : 8;
506 RK_U32 i_cu32_madi_cnt_thd3 : 5;
507 RK_U32 reserved : 3;
508 RK_U32 i_cu32_madi_thd4 : 8;
509 RK_U32 i_cu32_madi_cost_multi : 8;
510 RK_U32 reserved1 : 8;
515 RK_U32 i_cu16_madi_thd0 : 8;
516 RK_U32 i_cu16_madi_thd1 : 8;
517 RK_U32 i_cu16_madi_cost_multi : 8;
518 RK_U32 reserved : 8;
524 RK_U32 reg0256_adr_bsbt;
527 RK_U32 reg0257_adr_bsbb;
530 RK_U32 reg0258_adr_bsbs;
533 RK_U32 reg0259_adr_bsbr;
536 RK_U32 reg0260_adr_vsy_b;
539 RK_U32 reg0261_adr_vsc_b;
542 RK_U32 reg0262_adr_vsy_t;
545 RK_U32 reg0263_adr_vsc_t;
548 RK_U32 reg0264_adr_src0;
551 RK_U32 reg0265_adr_src1;
554 RK_U32 reg0266_adr_src2;
558 RK_U32 bsp_size_jpeg : 1;
559 RK_U32 reserved : 31;
563 RK_U32 reserved268_271[4];
567 RK_U32 pic_wd8_m1 : 11;
568 RK_U32 reserved : 5;
569 RK_U32 pic_hd8_m1 : 11;
570 RK_U32 reserved1 : 5;
575 RK_U32 pic_wfill : 6;
576 RK_U32 reserved : 10;
577 RK_U32 pic_hfill : 6;
578 RK_U32 reserved1 : 10;
583 RK_U32 alpha_swap : 1;
584 RK_U32 rbuv_swap : 1;
585 RK_U32 src_cfmt : 4;
586 RK_U32 reserved : 1;
587 RK_U32 out_fmt : 1;
588 RK_U32 src_range_trns_en : 1;
589 RK_U32 src_range_trns_sel : 1;
590 RK_U32 chroma_ds_mode : 1;
591 RK_U32 reserved1 : 21;
596 RK_U32 csc_wgt_b2y : 9;
597 RK_U32 csc_wgt_g2y : 9;
598 RK_U32 csc_wgt_r2y : 9;
599 RK_U32 reserved : 5;
604 RK_U32 csc_wgt_b2u : 9;
605 RK_U32 csc_wgt_g2u : 9;
606 RK_U32 csc_wgt_r2u : 9;
607 RK_U32 reserved : 5;
612 RK_U32 csc_wgt_b2v : 9;
613 RK_U32 csc_wgt_g2v : 9;
614 RK_U32 csc_wgt_r2v : 9;
615 RK_U32 reserved : 5;
620 RK_U32 csc_ofst_v : 8;
621 RK_U32 csc_ofst_u : 8;
622 RK_U32 csc_ofst_y : 5;
623 RK_U32 reserved : 11;
628 RK_U32 reserved : 26;
629 RK_U32 src_mirr : 1;
630 RK_U32 src_rot : 2;
631 RK_U32 reserved1 : 3;
636 RK_U32 pic_ofst_x : 14;
637 RK_U32 reserved : 2;
638 RK_U32 pic_ofst_y : 14;
639 RK_U32 reserved1 : 2;
644 RK_U32 src_strd0 : 17;
645 RK_U32 reserved : 15;
650 RK_U32 src_strd1 : 16;
651 RK_U32 reserved : 16;
656 RK_U32 pp_corner_filter_strength : 2;
657 RK_U32 reserved : 2;
658 RK_U32 pp_edge_filter_strength : 2;
659 RK_U32 reserved1 : 2;
660 RK_U32 pp_internal_filter_strength : 2;
661 RK_U32 reserved2 : 22;
666 RK_U32 bias_y : 15;
667 RK_U32 reserved : 17;
672 RK_U32 bias_u : 15;
673 RK_U32 reserved : 17;
678 RK_U32 bias_v : 15;
679 RK_U32 reserved : 17;
684 RK_U32 jpeg_ri : 25;
685 RK_U32 jpeg_out_mode : 1;
686 RK_U32 jpeg_start_rst_m : 3;
687 RK_U32 jpeg_pic_last_ecs : 1;
688 RK_U32 jpeg_slen_fifo : 1;
689 RK_U32 jpeg_stnd : 1;
694 RK_U32 uvc_partition0_len : 12;
695 RK_U32 uvc_partition_len : 12;
696 RK_U32 uvc_skip_len : 6;
697 RK_U32 reserved : 2;
714 RK_U32 roi_lt_x : 10;
715 RK_U32 reserved : 6;
716 RK_U32 roi_lt_y : 10;
717 RK_U32 reserved1 : 6;
721 RK_U32 roi_rb_x : 10;
722 RK_U32 reserved : 6;
723 RK_U32 roi_rb_y : 10;
724 RK_U32 reserved1 : 6;
728 RK_U32 roi_qp_value : 7;
729 RK_U32 roi_qp_adj_mode : 1;
730 RK_U32 roi_pri : 5;
731 RK_U32 roi_en : 1;
732 RK_U32 reserved : 18;
735 RK_U32 roi_mdc_inter16 : 4;
736 RK_U32 roi_mdc_skip16 : 4;
737 RK_U32 roi_mdc_intra16 : 4;
738 RK_U32 roi0_mdc_inter32_hevc : 4;
739 RK_U32 roi0_mdc_skip32_hevc : 4;
740 RK_U32 roi0_mdc_intra32_hevc : 4;
741 RK_U32 roi0_mdc_dpth_hevc : 1;
742 RK_U32 reserved : 7;
752 RK_U32 fmdc_adju_inter16 : 4;
753 RK_U32 fmdc_adju_skip16 : 4;
754 RK_U32 fmdc_adju_intra16 : 4;
755 RK_U32 fmdc_adju_inter32 : 4;
756 RK_U32 fmdc_adju_skip32 : 4;
757 RK_U32 fmdc_adju_intra32 : 4;
758 RK_U32 fmdc_adj_pri : 5;
759 RK_U32 reserved : 3;
764 RK_U32 fmdc_adju_inter8 : 4;
765 RK_U32 fmdc_adju_skip8 : 4;
766 RK_U32 fmdc_adju_intra8 : 4;
767 RK_U32 reserved : 20;
770 RK_U32 reserved_1058;
774 RK_U32 bmap_en : 1;
775 RK_U32 bmap_pri : 5;
776 RK_U32 bmap_qpmin : 6;
777 RK_U32 bmap_qpmax : 6;
778 RK_U32 bmap_mdc_dpth : 1;
779 RK_U32 reserved : 13;
789 RK_U32 bs_lgth_l32;
793 RK_U32 bs_lgth_h8 : 8;
794 RK_U32 reserved : 8;
795 RK_U32 sse_l16 : 16;
799 RK_U32 sse_h32;
802 RK_U32 qp_sum;
806 RK_U32 sao_cnum : 16;
807 RK_U32 sao_ynum : 16;
811 RK_U32 rdo_head_bits;
815 RK_U32 rdo_head_bits_h8 : 8;
816 RK_U32 reserved : 8;
817 RK_U32 rdo_res_bits_l16 : 16;
821 RK_U32 rdo_res_bits_h24;
825 RK_U32 st_enc : 2;
826 RK_U32 st_sclr : 1;
827 RK_U32 reserved : 29;
832 RK_U32 fnum_cfg_done : 8;
833 RK_U32 fnum_cfg : 8;
834 RK_U32 fnum_int : 8;
835 RK_U32 fnum_enc_done : 8;
839 RK_U32 node_addr;
843 RK_U32 bsbw_ovfl : 1;
844 RK_U32 reserved : 2;
845 RK_U32 bsbw_addr : 28;
846 RK_U32 reserved1 : 1;
851 RK_U32 axib_idl : 8;
852 RK_U32 axib_ovfl : 8;
853 RK_U32 axib_err : 8;
854 RK_U32 axir_err : 7;
855 RK_U32 reserved : 1;
860 RK_U32 sli_num_video : 6;
861 RK_U32 sli_num_jpeg : 6;
862 RK_U32 reserved : 4;
863 RK_U32 bpkt_num_video : 7;
864 RK_U32 bpkt_lst_video : 1;
865 RK_U32 bpkt_num_jpeg : 7;
866 RK_U32 bpkt_lst_jpeg : 1;
870 RK_U32 sli_len;
874 RK_U32 task_id_proc : 12;
875 RK_U32 task_id_done : 12;
876 RK_U32 task_done : 1;
877 RK_U32 task_lkt_err : 3;
878 RK_U32 dvbm_enc_err : 1;
879 RK_U32 dvbm_fmch_err : 1;
880 RK_U32 reserved : 1;
881 RK_U32 rfpr_ovrb_err : 1;
885 RK_U32 reserved4111_4119[8];
887 RK_U32 sli_len_jpeg;
890 RK_U32 jpeg_head_bits_l32;
894 RK_U32 jpeg_head_bits_h8 : 1;
895 RK_U32 reserved : 31;
900 RK_U32 jbsbw_ovfl : 1;
901 RK_U32 reserved : 2;
902 RK_U32 jbsbw_addr : 28;
903 RK_U32 reserved1 : 1;
907 RK_U32 reserved4124_4127[4];
911 RK_U32 pnum_p64 : 17;
912 RK_U32 reserved : 15;
917 RK_U32 pnum_p32 : 19;
918 RK_U32 reserved : 13;
923 RK_U32 pnum_p16 : 21;
924 RK_U32 reserved : 11;
929 RK_U32 pnum_p8 : 23;
930 RK_U32 reserved : 9;
935 RK_U32 pnum_i32 : 19;
936 RK_U32 reserved : 13;
941 RK_U32 pnum_i16 : 21;
942 RK_U32 reserved : 11;
947 RK_U32 pnum_i8 : 23;
948 RK_U32 reserved : 9;
953 RK_U32 pnum_i4 : 23;
954 RK_U32 reserved : 9;
959 RK_U32 num_b16 : 23;
960 RK_U32 reserved : 9;
965 RK_U32 rdo_smear_cnt0 : 8;
966 RK_U32 rdo_smear_cnt1 : 8;
967 RK_U32 rdo_smear_cnt2 : 8;
968 RK_U32 rdo_smear_cnt3 : 8;
972 RK_U32 madi_sum;
975 RK_U32 reserved4139_4143[5];
979 RK_U32 madi_th_lt_cnt0 : 16;
980 RK_U32 madi_th_lt_cnt1 : 16;
985 RK_U32 madi_th_lt_cnt2 : 16;
986 RK_U32 madi_th_lt_cnt3 : 16;
991 RK_U32 madi_th_rt_cnt0 : 16;
992 RK_U32 madi_th_rt_cnt1 : 16;
997 RK_U32 madi_th_rt_cnt2 : 16;
998 RK_U32 madi_th_rt_cnt3 : 16;
1003 RK_U32 madi_th_lb_cnt0 : 16;
1004 RK_U32 madi_th_lb_cnt1 : 16;
1009 RK_U32 madi_th_lb_cnt2 : 16;
1010 RK_U32 madi_th_lb_cnt3 : 16;
1015 RK_U32 madi_th_rb_cnt0 : 16;
1016 RK_U32 madi_th_rb_cnt1 : 16;
1021 RK_U32 madi_th_rb_cnt2 : 16;
1022 RK_U32 madi_th_rb_cnt3 : 16;
1027 RK_U32 madp_th_lt_cnt0 : 16;
1028 RK_U32 madp_th_lt_cnt1 : 16;
1033 RK_U32 madp_th_lt_cnt2 : 16;
1034 RK_U32 madp_th_lt_cnt3 : 16;
1039 RK_U32 madp_th_rt_cnt0 : 16;
1040 RK_U32 madp_th_rt_cnt1 : 16;
1045 RK_U32 madp_th_rt_cnt2 : 16;
1046 RK_U32 madp_th_rt_cnt3 : 16;
1051 RK_U32 madp_th_lb_cnt0 : 16;
1052 RK_U32 madp_th_lb_cnt1 : 16;
1057 RK_U32 madp_th_lb_cnt2 : 16;
1058 RK_U32 madp_th_lb_cnt3 : 16;
1063 RK_U32 madp_th_rb_cnt0 : 16;
1064 RK_U32 madp_th_rb_cnt1 : 16;
1069 RK_U32 madp_th_rb_cnt2 : 16;
1070 RK_U32 madp_th_rb_cnt3 : 16;
1075 RK_U32 cmv_th_lt_cnt0 : 16;
1076 RK_U32 cmv_th_lt_cnt1 : 16;
1081 RK_U32 cmv_th_lt_cnt2 : 16;
1082 RK_U32 cmv_th_lt_cnt3 : 16;
1087 RK_U32 cmv_th_rt_cnt0 : 16;
1088 RK_U32 cmv_th_rt_cnt1 : 16;
1093 RK_U32 cmv_th_rt_cnt2 : 16;
1094 RK_U32 cmv_th_rt_cnt3 : 16;
1099 RK_U32 cmv_th_lb_cnt0 : 16;
1100 RK_U32 cmv_th_lb_cnt1 : 16;
1105 RK_U32 cmv_th_lb_cnt2 : 16;
1106 RK_U32 cmv_th_lb_cnt3 : 16;
1111 RK_U32 cmv_th_rb_cnt0 : 16;
1112 RK_U32 cmv_th_rb_cnt1 : 16;
1117 RK_U32 cmv_th_rb_cnt2 : 16;
1118 RK_U32 cmv_th_rb_cnt3 : 16;
1123 RK_U32 org_y_r_max_value : 8;
1124 RK_U32 org_y_r_min_value : 8;
1125 RK_U32 org_u_g_max_value : 8;
1126 RK_U32 org_u_g_min_value : 8;
1131 RK_U32 org_v_b_max_value : 8;
1132 RK_U32 org_v_b_min_value : 8;
1133 RK_U32 reserved : 16;
1138 RK_U32 jpeg_y_r_max_value : 8;
1139 RK_U32 jpeg_y_r_min_value : 8;
1140 RK_U32 jpeg_u_g_max_value : 8;
1141 RK_U32 jpeg_u_g_min_value : 8;
1146 RK_U32 jpeg_v_b_max_value : 8;
1147 RK_U32 jpeg_v_b_min_value : 8;
1148 RK_U32 reserved : 16;
1152 RK_U32 reserved4172_4191[20];
1155 RK_U32 st_b8_qp[52];
1163 RK_U32 pp0_tout : 1;
1164 RK_U32 pp1_out : 1;
1165 RK_U32 cme_tout : 1;
1166 RK_U32 swn_tout : 1;
1167 RK_U32 rfme_tout : 1;
1168 RK_U32 pren_tout : 1;
1169 RK_U32 rdo_tout : 1;
1170 RK_U32 lpf_tout : 1;
1171 RK_U32 etpy_tout : 1;
1172 RK_U32 jpeg_tout : 1;
1173 RK_U32 frm_tout : 1;
1174 RK_U32 reserved : 21;
1179 RK_U32 pp0_wrk : 1;
1180 RK_U32 pp1_wrk : 1;
1181 RK_U32 cme_wrk : 1;
1182 RK_U32 swn_wrk : 1;
1183 RK_U32 rfme_wrk : 1;
1184 RK_U32 pren_wrk : 1;
1185 RK_U32 rdo_wrk : 1;
1186 RK_U32 lpf_wrk : 1;
1187 RK_U32 etpy_wrk : 1;
1188 RK_U32 jpeg_wrk : 1;
1189 RK_U32 frm_wrk : 1;
1190 RK_U32 reserved : 21;
1195 RK_U32 vsp0_pos_x : 16;
1196 RK_U32 vsp0_pos_y : 16;
1201 RK_U32 vsp1_pos_x : 16;
1202 RK_U32 vsp1_pos_y : 16;
1207 RK_U32 cme_pos_x : 16;
1208 RK_U32 cme_pos_y : 16;
1213 RK_U32 swin_pos_x : 16;
1214 RK_U32 swin_pos_y : 16;
1219 RK_U32 rfme_pos_x : 16;
1220 RK_U32 rfme_pos_y : 16;
1225 RK_U32 pren_pos_x : 16;
1226 RK_U32 pren_pos_y : 16;
1231 RK_U32 rdo_pos_x : 16;
1232 RK_U32 rdo_pos_y : 16;
1237 RK_U32 lpf_pos_x : 16;
1238 RK_U32 lpf_pos_y : 16;
1243 RK_U32 etpy_pos_x : 16;
1244 RK_U32 etpy_pos_y : 16;
1249 RK_U32 vsp0_pos_x : 16;
1250 RK_U32 vsp0_pos_y : 16;
1255 RK_U32 vsp1_pos_x : 16;
1256 RK_U32 vsp1_pos_y : 16;
1261 RK_U32 jpeg_pos_x : 16;
1262 RK_U32 jpeg_pos_y : 16;
1266 RK_U32 reserved5134_5135[2];
1270 RK_U32 sli_num : 15;
1271 RK_U32 reserved : 17;
1275 RK_U32 reserved5137_5183[47];
1279 RK_U32 empty_oafifo : 1;
1280 RK_U32 full_cmd_oafifo : 1;
1281 RK_U32 full_data_oafifo : 1;
1282 RK_U32 empty_iafifo : 1;
1284 RK_U32 full_cmd_iafifo : 1;
1285 RK_U32 full_info_iafifo : 1;
1286 RK_U32 fbd_brq_st : 4;
1287 RK_U32 fbd_hdr_vld : 1;
1288 RK_U32 fbd_bmng_end : 1;
1290 RK_U32 nfbd_req_st : 4;
1291 RK_U32 acc_axi_cmd : 8;
1292 RK_U32 reserved : 8;
1297 RK_U32 r_ena_lambd : 1;
1298 RK_U32 r_fst_swinw_end : 1;
1299 RK_U32 r_swinw_end : 1;
1300 RK_U32 r_cnt_swinw : 1;
1302 RK_U32 r_dspw_end : 1;
1303 RK_U32 r_dspw_cnt : 1;
1304 RK_U32 i_sjgen_work : 1;
1305 RK_U32 r_end_rspgen : 1;
1307 RK_U32 r_cost_gate : 1;
1308 RK_U32 r_ds_gate : 1;
1309 RK_U32 r_mvp_gate : 1;
1310 RK_U32 i_smvp_arrdy : 1;
1312 RK_U32 i_smvp_arvld : 1;
1313 RK_U32 i_stptr_wrdy : 1;
1314 RK_U32 i_stptr_wvld : 1;
1315 RK_U32 i_rdy_atf : 1;
1317 RK_U32 i_vld_atf : 1;
1318 RK_U32 i_rdy_bmv16 : 1;
1319 RK_U32 i_vld_bmv16 : 1;
1320 RK_U32 i_wr_dsp : 1;
1322 RK_U32 i_rdy_dsp : 1;
1323 RK_U32 i_vld_dsp : 1;
1324 RK_U32 r_rdy_org : 1;
1325 RK_U32 i_vld_org : 1;
1327 RK_U32 i_rdy_state : 1;
1328 RK_U32 i_vld_state : 1;
1329 RK_U32 i_rdy_madp : 1;
1330 RK_U32 i_vld_madp : 1;
1332 RK_U32 i_rdy_diff : 1;
1333 RK_U32 i_vld_diff : 1;
1334 RK_U32 reserved : 2;
1338 RK_U32 swin_dbg_inf;
1342 RK_U32 bbrq_cmps_left_len2 : 1;
1343 RK_U32 bbrq_cmps_left_len1 : 1;
1344 RK_U32 cmps_left_len0 : 1;
1345 RK_U32 bbrq_rdy2 : 1;
1346 RK_U32 dcps_vld2 : 1;
1347 RK_U32 bbrq_rdy1 : 1;
1348 RK_U32 dcps_vld1 : 1;
1349 RK_U32 bbrq_rdy0 : 1;
1350 RK_U32 dcps_vld0 : 1;
1351 RK_U32 hb_rdy2 : 1;
1352 RK_U32 bbrq_vld2 : 1;
1353 RK_U32 hb_rdy1 : 1;
1354 RK_U32 bbrq_vld1 : 1;
1355 RK_U32 hb_rdy0 : 1;
1356 RK_U32 bbrq_vld0 : 1;
1357 RK_U32 idle_msb2 : 1;
1358 RK_U32 idle_msb1 : 1;
1359 RK_U32 idle_msb0 : 1;
1360 RK_U32 cur_state_dcps : 1;
1361 RK_U32 cur_state_bbrq : 1;
1362 RK_U32 cur_state_hb : 1;
1363 RK_U32 cke_bbrq_dcps : 1;
1364 RK_U32 cke_dcps : 1;
1365 RK_U32 cke_bbrq : 1;
1366 RK_U32 rdy_lwcd_rsp : 1;
1367 RK_U32 vld_lwcd_rsp : 1;
1368 RK_U32 rdy_lwcd_req : 1;
1369 RK_U32 vld_lwcd_req : 1;
1370 RK_U32 rdy_lwrsp : 1;
1371 RK_U32 vld_lwrsp : 1;
1372 RK_U32 rdy_lwreq : 1;
1373 RK_U32 vld_lwreq : 1;
1377 RK_U32 reserved_5188;
1381 RK_U32 mscnt_clr : 1;
1382 RK_U32 reserved : 31;
1386 RK_U32 l1_mis;
1389 RK_U32 l2_mis;
1392 RK_U32 rdo_st;
1395 RK_U32 rdo_if;
1399 RK_U32 h264_sh_st_cs : 4;
1400 RK_U32 rsd_st_cs : 4;
1401 RK_U32 h264_sd_st_cs : 5;
1402 RK_U32 etpy_rdy : 1;
1403 RK_U32 reserved : 18;
1408 RK_U32 crdy_ppr : 1;
1409 RK_U32 cvld_ppr : 1;
1410 RK_U32 drdy_ppw : 1;
1411 RK_U32 dvld_ppw : 1;
1412 RK_U32 crdy_ppw : 1;
1413 RK_U32 cvld_ppw : 1;
1414 RK_U32 reserved : 26;
1419 RK_U32 axi_wrdy : 8;
1420 RK_U32 axi_wvld : 8;
1421 RK_U32 axi_awrdy : 8;
1422 RK_U32 axi_awvld : 8;
1427 RK_U32 axi_otsd_read : 16;
1428 RK_U32 axi_arrdy : 7;
1429 RK_U32 reserved : 1;
1430 RK_U32 axi_arvld : 7;
1431 RK_U32 reserved1 : 1;
1436 RK_U32 dfifo0_lvl : 4;
1437 RK_U32 dfifo1_lvl : 4;
1438 RK_U32 dfifo2_lvl : 4;
1439 RK_U32 dfifo3_lvl : 4;
1440 RK_U32 dfifo4_lvl : 4;
1441 RK_U32 dfifo5_lvl : 4;
1442 RK_U32 reserved : 6;
1443 RK_U32 cmd_vld : 1;
1444 RK_U32 reserved1 : 1;
1449 RK_U32 meiw_busy : 1;
1450 RK_U32 dspw_busy : 1;
1451 RK_U32 bsw_rdy : 1;
1452 RK_U32 bsw_flsh : 1;
1453 RK_U32 bsw_busy : 1;
1454 RK_U32 crpw_busy : 1;
1455 RK_U32 lktw_busy : 1;
1456 RK_U32 lpfw_busy : 1;
1457 RK_U32 roir_busy : 1;
1458 RK_U32 dspr_crdy : 1;
1459 RK_U32 dspr_cvld : 1;
1460 RK_U32 lktr_busy : 1;
1461 RK_U32 lpfr_otsd : 4;
1462 RK_U32 rfpr_otsd : 12;
1463 RK_U32 dspr_otsd : 4;
1468 RK_U32 cpip_st : 2;
1469 RK_U32 mvp_st : 3;
1470 RK_U32 qpd6_st : 2;
1471 RK_U32 cmd_st : 2;
1472 RK_U32 reserved : 23;
1477 RK_U32 cme_byps : 3;
1478 RK_U32 reserved : 29;
1482 RK_U32 reserved_5202;
1486 RK_U32 lpf_work : 1;
1487 RK_U32 rdo_par_nrdy : 1;
1488 RK_U32 rdo_rcn_nrdy : 1;
1489 RK_U32 lpf_rcn_rdy : 1;
1490 RK_U32 dblk_work : 1;
1491 RK_U32 sao_work : 1;
1492 RK_U32 reserved : 18;
1493 RK_U32 tile_bdry_read : 1;
1494 RK_U32 tile_bdry_write : 1;
1495 RK_U32 tile_bdry_rrdy : 1;
1496 RK_U32 rdo_read_tile_bdry : 1;
1497 RK_U32 rdo_write_tile_bdry : 1;
1498 RK_U32 reserved1 : 3;
1502 RK_U32 dbg_topc_lpfr;
1505 RK_U32 dbg0_cache;
1508 RK_U32 dbg1_cache;
1511 RK_U32 dbg2_cache;
1515 RK_U32 ebuf_diff_cmd : 8;
1516 RK_U32 lbuf_lpf_ncnt : 7;
1517 RK_U32 lbuf_lpf_cien : 1;
1518 RK_U32 lbuf_rdo_ncnt : 7;
1519 RK_U32 lbuf_rdo_cien : 1;
1520 RK_U32 reserved : 8;
1525 RK_U32 rvld_ebfr : 1;
1526 RK_U32 rrdy_ebfr : 1;
1527 RK_U32 arvld_ebfr : 1;
1528 RK_U32 arrdy_ebfr : 1;
1529 RK_U32 wvld_ebfw : 1;
1530 RK_U32 wrdy_ebfw : 1;
1531 RK_U32 awvld_ebfw : 1;
1532 RK_U32 awrdy_ebfw : 1;
1533 RK_U32 lpf_lbuf_rvld : 1;
1534 RK_U32 lpf_lbuf_rrdy : 1;
1535 RK_U32 lpf_lbuf_wvld : 1;
1536 RK_U32 lpf_lbuf_wrdy : 1;
1537 RK_U32 rdo_lbuf_rvld : 1;
1538 RK_U32 rdo_lbuf_rrdy : 1;
1539 RK_U32 rdo_lbuf_wvld : 1;
1540 RK_U32 rdo_lbuf_wrdy : 1;
1541 RK_U32 fme_lbuf_rvld : 1;
1542 RK_U32 fme_lbuf_rrdy : 1;
1543 RK_U32 cme_lbuf_rvld : 1;
1544 RK_U32 cme_lbuf_rrdy : 1;
1545 RK_U32 smear_lbuf_rvld : 1;
1546 RK_U32 smear_lbuf_rrdy : 1;
1547 RK_U32 smear_lbuf_wvld : 1;
1548 RK_U32 smear_lbuf_wrdy : 1;
1549 RK_U32 rdo_lbufw_flag : 1;
1550 RK_U32 rdo_lbufr_flag : 1;
1551 RK_U32 cme_lbufr_flag : 1;
1552 RK_U32 reserved : 5;
1557 RK_U32 vinf_lcnt_dvbm : 14;
1558 RK_U32 vinf_fcnt_dvbm : 8;
1559 RK_U32 vinf_rdy_dvbm : 1;
1560 RK_U32 vinf_vld_dvbm : 1;
1561 RK_U32 st_cur_vinf : 3;
1562 RK_U32 st_cur_vrsp : 2;
1563 RK_U32 vcnt_req_sync : 1;
1564 RK_U32 vcnt_ack_dvbm : 1;
1565 RK_U32 vcnt_req_dvbm : 1;
1570 RK_U32 vrsp_lcnt_dvbm : 14;
1571 RK_U32 vrsp_fcnt_dvbm : 8;
1572 RK_U32 vrsp_tgl_dvbm : 1;
1573 RK_U32 reserved : 9;
1578 RK_U32 dvbm_src_lcnt : 12;
1579 RK_U32 jbuf_dvbm_rdy : 1;
1580 RK_U32 vbuf_dvbm_rdy : 1;
1581 RK_U32 work_dvbm_rdy : 1;
1582 RK_U32 fmch_dvbm_rdy : 1;
1583 RK_U32 vrsp_lcnt_vsld : 14;
1584 RK_U32 vrsp_rdy_vsld : 1;
1585 RK_U32 vrsp_vld_vsld : 1;
1590 RK_U32 vsp_ctu_flag : 4;
1591 RK_U32 reserved : 4;
1592 RK_U32 cime_ctu_flag : 8;
1593 RK_U32 swin_ctu_flag : 2;
1594 RK_U32 rfme_ctu_flag : 6;
1595 RK_U32 pnra_ctu_flag : 1;
1596 RK_U32 rdo_ctu_flg0 : 7;
1601 RK_U32 rdo_ctu_flg1 : 8;
1602 RK_U32 jpeg_ctu_flag : 3;
1603 RK_U32 lpf_ctu_flag : 1;
1604 RK_U32 reserved : 4;
1605 RK_U32 dma_brsp_idle : 1;
1606 RK_U32 jpeg_frm_done : 1;
1607 RK_U32 rdo_frm_done : 1;
1608 RK_U32 lpf_frm_done : 1;
1609 RK_U32 ent_frm_done : 1;
1610 RK_U32 ppl_ctrl_done : 1;
1611 RK_U32 reserved1 : 10;
1616 RK_U32 criw_frm_done : 1;
1617 RK_U32 meiw_frm_done : 1;
1618 RK_U32 smiw_frm_done : 1;
1619 RK_U32 strg_rsrc_done : 1;
1620 RK_U32 reserved : 28;
1624 RK_U32 reserved5216_5247[32];
1627 RK_U32 frame_cyc;
1630 RK_U32 pp0_fcyc;
1633 RK_U32 pp1_fcyc;
1636 RK_U32 cme_fcyc;
1639 RK_U32 ldr_fcyc;
1642 RK_U32 rfme_fcyc;
1645 RK_U32 fme_fcyc;
1648 RK_U32 rdo_fcyc;
1651 RK_U32 lpf_fcyc;
1654 RK_U32 etpy_fcyc;
1657 RK_U32 jpeg_fcyc;
1660 RK_U32 reserved5259_5311[53];
1664 RK_U32 axip_e : 1;
1665 RK_U32 axip_clr : 1;
1666 RK_U32 axip_mod : 1;
1667 RK_U32 reserved : 29;
1672 RK_U32 axip_ltcy_id : 4;
1673 RK_U32 axip_ltcy_thd : 12;
1674 RK_U32 reserved : 16;
1679 RK_U32 axip_cnt_typ : 1;
1680 RK_U32 axip_cnt_ddr : 2;
1681 RK_U32 axip_cnt_rid : 5;
1682 RK_U32 axip_cnt_wid : 5;
1683 RK_U32 reserved : 19;
1687 RK_U32 reserved_5315;
1691 RK_U32 axip_e : 1;
1692 RK_U32 axip_clr : 1;
1693 RK_U32 axip_mod : 1;
1694 RK_U32 reserved : 29;
1699 RK_U32 axip_ltcy_id : 4;
1700 RK_U32 axip_ltcy_thd : 12;
1701 RK_U32 reserved : 16;
1706 RK_U32 axip_cnt_typ : 1;
1707 RK_U32 axip_cnt_ddr : 2;
1708 RK_U32 axip_cnt_rid : 5;
1709 RK_U32 axip_cnt_wid : 5;
1710 RK_U32 reserved : 19;
1714 RK_U32 reserved_5319;
1718 RK_U32 axip_max_ltcy : 16;
1719 RK_U32 reserved : 16;
1723 RK_U32 axip_num_ltcy;
1726 RK_U32 axip_sum_ltcy;
1729 RK_U32 axip_rbyt;
1732 RK_U32 axip_wbyt;
1735 RK_U32 axip_wrk_cyc;
1738 RK_U32 reserved5326_5327[2];
1742 RK_U32 axip_max_ltcy : 16;
1743 RK_U32 reserved : 16;
1747 RK_U32 axip1_num_ltcy;
1750 RK_U32 axip1_sum_ltcy;
1753 RK_U32 axip1_rbyt;
1756 RK_U32 axip1_wbyt;
1759 RK_U32 axip1_wrk_cyc;