Lines Matching refs:RK_U32
12 #define VEPU511_CTL_OFFSET (0 * sizeof(RK_U32)) /* 0x00000000 reg0 - 0x00000120 …
13 #define VEPU511_FRAME_OFFSET (156 * sizeof(RK_U32)) /* 0x00000270 reg156 - 0x00000538 …
14 #define VEPU511_RC_ROI_OFFSET (1024 * sizeof(RK_U32)) /* 0x00001000 reg1024 - 0x00001160 …
15 #define VEPU511_PARAM_OFFSET (1472 * sizeof(RK_U32)) /* 0x00001700 reg1472 - 0x000019cc …
16 #define VEPU511_SQI_OFFSET (2048 * sizeof(RK_U32)) /* 0x00002000 reg2048 - 0x0000216c …
17 #define VEPU511_SCL_OFFSET (2176 * sizeof(RK_U32)) /* 0x00002200 reg2176 - 0x00002c9c …
18 #define VEPU511_JPEGTAB_OFFSET (2856 * sizeof(RK_U32)) /* 0x00002ca0 reg2856 - 0x00002e1c …
19 #define VEPU511_OSD_OFFSET (3072 * sizeof(RK_U32)) /* 0x00003000 reg3072 - 0x00003264 …
20 #define VEPU511_STATUS_OFFSET (4096 * sizeof(RK_U32)) /* 0x00004000 reg4096 - 0x0000424c …
21 #define VEPU511_DBG_OFFSET (5120 * sizeof(RK_U32)) /* 0x00005000 reg5120 - 0x0000523c …
51 RK_U32 reserved : 4;
52 RK_U32 adr_vsy_t : 28;
57 RK_U32 reserved : 4;
58 RK_U32 adr_vsc_t : 28;
63 RK_U32 reserved : 4;
64 RK_U32 adr_vsy_b : 28;
69 RK_U32 reserved : 4;
70 RK_U32 adr_vsc_b : 28;
77 RK_U32 madp_thd0 : 12;
78 RK_U32 reserved : 4;
79 RK_U32 madp_thd1 : 12;
80 RK_U32 reserved1 : 1;
81 RK_U32 flckr_frame_qp_en : 1;
82 RK_U32 flckr_lgt_chng_en : 1;
83 RK_U32 flckr_en : 1;
88 RK_U32 madp_thd2 : 12;
89 RK_U32 reserved : 4;
90 RK_U32 madp_thd3 : 12;
91 RK_U32 reserved1 : 4;
96 RK_U32 wgt0 : 8;
97 RK_U32 wgt1 : 8;
98 RK_U32 wgt2 : 8;
99 RK_U32 wgt3 : 8;
103 RK_U32 reserved_2075;
108 RK_U32 madp_thd0 : 12;
109 RK_U32 reserved : 4;
110 RK_U32 madp_thd1 : 12;
111 RK_U32 reserved1 : 4;
116 RK_U32 madp_thd2 : 12;
117 RK_U32 reserved : 4;
118 RK_U32 madp_thd3 : 12;
119 RK_U32 reserved1 : 4;
124 RK_U32 wgt0 : 8;
125 RK_U32 wgt1 : 8;
126 RK_U32 wgt2 : 8;
127 RK_U32 wgt3 : 8;
132 RK_U32 wgt4 : 8;
133 RK_U32 reserved : 24;
140 RK_U32 madp_thd0 : 12;
141 RK_U32 reserved : 4;
142 RK_U32 madp_thd1 : 12;
143 RK_U32 reserved1 : 4;
148 RK_U32 madp_thd2 : 12;
149 RK_U32 reserved : 4;
150 RK_U32 atf_bypass_pri_flag : 1;
151 RK_U32 reserved1 : 15;
157 RK_U32 wgt0 : 8;
158 RK_U32 wgt1 : 8;
159 RK_U32 wgt2 : 8;
160 RK_U32 reserved : 8;
167 RK_U32 madp_thd0 : 12;
168 RK_U32 reserved : 4;
169 RK_U32 madp_thd1 : 12;
170 RK_U32 reserved1 : 4;
175 RK_U32 madp_thd2 : 12;
176 RK_U32 reserved : 20;
181 RK_U32 wgt0 : 8;
182 RK_U32 wgt1 : 8;
183 RK_U32 wgt2 : 8;
184 RK_U32 wgt3 : 8;
190 RK_U32 roi_lt_x : 10;
191 RK_U32 reserved : 6;
192 RK_U32 roi_lt_y : 10;
193 RK_U32 reserved1 : 6;
197 RK_U32 roi_rb_x : 10;
198 RK_U32 reserved : 6;
199 RK_U32 roi_rb_y : 10;
200 RK_U32 reserved1 : 6;
204 RK_U32 roi_qp_value : 7;
205 RK_U32 roi_qp_adj_mode : 1;
206 RK_U32 roi_pri : 5;
207 RK_U32 roi_en : 1;
208 RK_U32 reserved : 18;
214 RK_U32 mdc_intra16 : 4;
215 RK_U32 mdc_inter16 : 4;
216 RK_U32 mdc_split16 : 4;
217 RK_U32 mdc_res_intra16 : 4;
218 RK_U32 mdc_res_inter16 : 4;
219 RK_U32 mdc_res_zeromv16 : 4;
220 RK_U32 mdc_dpth_hevc : 1;
221 RK_U32 reserved : 7;
225 RK_U32 roi0_mdc_intra16 : 4;
226 RK_U32 roi0_mdc_inter16 : 4;
227 RK_U32 roi0_mdc_skip16 : 4;
228 RK_U32 reserved : 20;
234 RK_U32 mdc_intra32 : 4;
235 RK_U32 mdc_inter32 : 4;
236 RK_U32 mdc_split32 : 4;
237 RK_U32 mdc_res_intra32 : 4;
238 RK_U32 mdc_res_inter32 : 4;
239 RK_U32 mdc_res_zeromv32 : 4;
240 RK_U32 reserved : 8;
248 RK_U32 fmdc_adju_intra16 : 4;
249 RK_U32 fmdc_adju_inter16 : 4;
250 RK_U32 fmdc_adju_split16 : 4;
251 RK_U32 fmdc_adju_res_intra16 : 4;
252 RK_U32 fmdc_adju_res_inter16 : 4;
253 RK_U32 fmdc_adju_res_zeromv16 : 4;
254 RK_U32 fmdc_adju_pri : 5;
255 RK_U32 reserved : 3;
259 RK_U32 fmdc_adju_intra16 : 4;
260 RK_U32 fmdc_adju_inter16 : 4;
261 RK_U32 fmdc_adju_skip16 : 4;
262 RK_U32 reserved : 12;
263 RK_U32 fmdc_adj_pri : 5;
264 RK_U32 reserved1 : 3;
270 RK_U32 fmdc_adju_intra32 : 4;
271 RK_U32 fmdc_adju_inter32 : 4;
272 RK_U32 fmdc_adju_split32 : 4;
273 RK_U32 fmdc_adju_res_intra32 : 4;
274 RK_U32 fmdc_adju_res_inter32 : 4;
275 RK_U32 fmdc_adju_res_zeromv32 : 4;
276 RK_U32 fmdc_adju_split8 : 4;
277 RK_U32 fmdc_adju_lt_ref32 : 4;
280 RK_U32 reserved_1058;
284 RK_U32 bmap_en : 1;
285 RK_U32 bmap_pri : 5;
286 RK_U32 bmap_qpmin : 6;
287 RK_U32 bmap_qpmax : 6;
288 RK_U32 bmap_mdc_dpth : 1;
289 RK_U32 reserved : 13;
301 RK_U32 sub_ver : 8;
302 RK_U32 h264_cap : 1;
303 RK_U32 hevc_cap : 1;
304 RK_U32 reserved : 2;
305 RK_U32 res_cap : 4;
306 RK_U32 osd_cap : 2;
307 RK_U32 filtr_cap : 2;
308 RK_U32 bfrm_cap : 1;
309 RK_U32 fbc_cap : 2;
310 RK_U32 reserved1 : 1;
311 RK_U32 ip_id : 8;
315 RK_U32 reserved1_3[3];
319 RK_U32 lkt_num : 8;
320 RK_U32 vepu_cmd : 3;
321 RK_U32 reserved : 21;
326 RK_U32 safe_clr : 1;
327 RK_U32 force_clr : 1;
328 RK_U32 reserved : 30;
333 RK_U32 vswm_lcnt_soft : 14;
334 RK_U32 vswm_fcnt_soft : 8;
335 RK_U32 reserved : 2;
336 RK_U32 dvbm_ack_soft : 1;
337 RK_U32 dvbm_ack_sel : 1;
338 RK_U32 dvbm_inf_sel : 1;
339 RK_U32 reserved1 : 5;
343 RK_U32 reserved_7;
347 RK_U32 enc_done_en : 1;
348 RK_U32 lkt_node_done_en : 1;
349 RK_U32 sclr_done_en : 1;
350 RK_U32 vslc_done_en : 1;
351 RK_U32 vbsf_oflw_en : 1;
352 RK_U32 vbuf_lens_en : 1;
353 RK_U32 enc_err_en : 1;
354 RK_U32 vsrc_err_en : 1;
355 RK_U32 wdg_en : 1;
356 RK_U32 lkt_err_int_en : 1;
357 RK_U32 lkt_err_stop_en : 1;
358 RK_U32 lkt_force_stop_en : 1;
359 RK_U32 jslc_done_en : 1;
360 RK_U32 jbsf_oflw_en : 1;
361 RK_U32 jbuf_lens_en : 1;
362 RK_U32 dvbm_err_en : 1;
363 RK_U32 reserved : 16;
368 RK_U32 enc_done_msk : 1;
369 RK_U32 lkt_node_done_msk : 1;
370 RK_U32 sclr_done_msk : 1;
371 RK_U32 vslc_done_msk : 1;
372 RK_U32 vbsf_oflw_msk : 1;
373 RK_U32 vbuf_lens_msk : 1;
374 RK_U32 enc_err_msk : 1;
375 RK_U32 vsrc_err_msk : 1;
376 RK_U32 wdg_msk : 1;
377 RK_U32 lkt_err_int_msk : 1;
378 RK_U32 lkt_err_stop_msk : 1;
379 RK_U32 lkt_force_stop_msk : 1;
380 RK_U32 jslc_done_msk : 1;
381 RK_U32 jbsf_oflw_msk : 1;
382 RK_U32 jbuf_lens_msk : 1;
383 RK_U32 dvbm_err_msk : 1;
384 RK_U32 reserved : 16;
389 RK_U32 enc_done_clr : 1;
390 RK_U32 lkt_node_done_clr : 1;
391 RK_U32 sclr_done_clr : 1;
392 RK_U32 vslc_done_clr : 1;
393 RK_U32 vbsf_oflw_clr : 1;
394 RK_U32 vbuf_lens_clr : 1;
395 RK_U32 enc_err_clr : 1;
396 RK_U32 vsrc_err_clr : 1;
397 RK_U32 wdg_clr : 1;
398 RK_U32 lkt_err_int_clr : 1;
399 RK_U32 lkt_err_stop_clr : 1;
400 RK_U32 lkt_force_stop_clr : 1;
401 RK_U32 jslc_done_clr : 1;
402 RK_U32 jbsf_oflw_clr : 1;
403 RK_U32 jbuf_lens_clr : 1;
404 RK_U32 dvbm_err_clr : 1;
405 RK_U32 reserved : 16;
410 RK_U32 enc_done_sta : 1;
411 RK_U32 lkt_node_done_sta : 1;
412 RK_U32 sclr_done_sta : 1;
413 RK_U32 vslc_done_sta : 1;
414 RK_U32 vbsf_oflw_sta : 1;
415 RK_U32 vbuf_lens_sta : 1;
416 RK_U32 enc_err_sta : 1;
417 RK_U32 vsrc_err_sta : 1;
418 RK_U32 wdg_sta : 1;
419 RK_U32 lkt_err_int_sta : 1;
420 RK_U32 lkt_err_stop_sta : 1;
421 RK_U32 lkt_force_stop_sta : 1;
422 RK_U32 jslc_done_sta : 1;
423 RK_U32 jbsf_oflw_sta : 1;
424 RK_U32 jbuf_lens_sta : 1;
425 RK_U32 dvbm_err_sta : 1;
426 RK_U32 reserved : 16;
431 RK_U32 jpeg_bus_edin : 4;
432 RK_U32 src_bus_edin : 4;
433 RK_U32 meiw_bus_edin : 4;
434 RK_U32 bsw_bus_edin : 4;
435 RK_U32 lktr_bus_edin : 4;
436 RK_U32 roir_bus_edin : 4;
437 RK_U32 lktw_bus_edin : 4;
438 RK_U32 rec_nfbc_bus_edin : 4;
443 RK_U32 jsrc_bus_edin : 4;
444 RK_U32 reserved : 12;
445 RK_U32 axi_brsp_cke : 10;
446 RK_U32 reserved1 : 6;
451 RK_U32 vs_load_thd : 24;
452 RK_U32 reserved : 8;
457 RK_U32 hurry_en : 1;
458 RK_U32 hurry_low : 3;
459 RK_U32 hurry_mid : 3;
460 RK_U32 hurry_high : 3;
461 RK_U32 reserved : 6;
462 RK_U32 qos_period : 16;
467 RK_U32 qos_ar_dprt : 4;
468 RK_U32 qos_ar_lprt : 4;
469 RK_U32 qos_ar_mprt : 4;
470 RK_U32 qos_ar_hprt : 4;
471 RK_U32 qos_aw_dprt : 4;
472 RK_U32 qos_aw_lprt : 4;
473 RK_U32 qos_aw_mprt : 4;
474 RK_U32 qos_aw_hprt : 4;
478 RK_U32 hurry_thd_low;
481 RK_U32 hurry_thd_mid;
484 RK_U32 hurry_thd_high;
487 RK_U32 reserved_20;
491 RK_U32 cke : 1;
492 RK_U32 resetn_hw_en : 1;
493 RK_U32 rfpr_err_e : 1;
494 RK_U32 sram_ckg_en : 1;
495 RK_U32 link_err_stop : 1;
496 RK_U32 reserved : 27;
502 RK_U32 tq8_ckg : 1;
503 RK_U32 tq4_ckg : 1;
504 RK_U32 bits_ckg_8x8 : 1;
505 RK_U32 bits_ckg_4x4_1 : 1;
506 RK_U32 bits_ckg_4x4_0 : 1;
507 RK_U32 inter_mode_ckg : 1;
508 RK_U32 inter_ctrl_ckg : 1;
509 RK_U32 inter_pred_ckg : 1;
510 RK_U32 intra8_ckg : 1;
511 RK_U32 intra4_ckg : 1;
512 RK_U32 reserved : 22;
516 RK_U32 recon32_ckg : 1;
517 RK_U32 iqit32_ckg : 1;
518 RK_U32 q32_ckg : 1;
519 RK_U32 t32_ckg : 1;
520 RK_U32 cabac32_ckg : 1;
521 RK_U32 recon16_ckg : 1;
522 RK_U32 iqit16_ckg : 1;
523 RK_U32 q16_ckg : 1;
524 RK_U32 t16_ckg : 1;
525 RK_U32 cabac16_ckg : 1;
526 RK_U32 recon8_ckg : 1;
527 RK_U32 iqit8_ckg : 1;
528 RK_U32 q8_ckg : 1;
529 RK_U32 t8_ckg : 1;
530 RK_U32 cabac8_ckg : 1;
531 RK_U32 recon4_ckg : 1;
532 RK_U32 iqit4_ckg : 1;
533 RK_U32 q4_ckg : 1;
534 RK_U32 t4_ckg : 1;
535 RK_U32 cabac4_ckg : 1;
536 RK_U32 intra32_ckg : 1;
537 RK_U32 intra16_ckg : 1;
538 RK_U32 intra8_ckg : 1;
539 RK_U32 intra4_ckg : 1;
540 RK_U32 inter_pred_ckg : 1;
541 RK_U32 reserved : 7;
547 RK_U32 core_id : 2;
548 RK_U32 reserved : 30;
553 RK_U32 dvbm_en : 1;
554 RK_U32 src_badr_sel : 1;
555 RK_U32 ptr_gbck : 1;
556 RK_U32 dvbm_vpu_fskp : 1;
557 RK_U32 dvbm_isp_cnct : 1;
558 RK_U32 dvbm_vepu_cnct : 1;
559 RK_U32 vepu_expt_type : 2;
560 RK_U32 vinf_dly_cycle : 8;
561 RK_U32 ybuf_full_mgn : 8;
562 RK_U32 ybuf_oflw_mgn : 8;
566 RK_U32 reserved_25;
570 RK_U32 reserved : 4;
571 RK_U32 src_y_adr_str : 28;
576 RK_U32 reserved : 4;
577 RK_U32 src_c_adr_str : 28;
582 RK_U32 reserved : 4;
583 RK_U32 dvbm_y_top : 28;
588 RK_U32 reserved : 4;
589 RK_U32 dvbm_c_top : 28;
594 RK_U32 reserved : 4;
595 RK_U32 dvbm_y_botm : 28;
600 RK_U32 reserved : 4;
601 RK_U32 dvbm_c_botm : 28;
606 RK_U32 dvbm_y_line_strd0 : 17;
607 RK_U32 reserved : 15;
611 RK_U32 reserved_33;
615 RK_U32 reserved : 4;
616 RK_U32 dvbm_y_frm_strd0 : 28;
621 RK_U32 reserved : 4;
622 RK_U32 dvbm_c_frm_strd0 : 28;
627 RK_U32 dvbm_y_line_strd1 : 17;
628 RK_U32 reserved : 15;
632 RK_U32 reserved_37;
636 RK_U32 reserved : 4;
637 RK_U32 dvbm_y_frm_strd1 : 28;
642 RK_U32 reserved : 4;
643 RK_U32 dvbm_c_frm_strd1 : 28;
647 RK_U32 reserved40_63[24];
651 RK_U32 node_core_id : 2;
652 RK_U32 node_int : 1;
653 RK_U32 reserved : 1;
654 RK_U32 task_id : 12;
655 RK_U32 bsw_cntd : 1;
656 RK_U32 bsw_cntd_jpeg : 1;
657 RK_U32 reserved1 : 14;
662 RK_U32 pcfg_rd_en : 1;
663 RK_U32 reserved : 3;
664 RK_U32 lkt_addr_pcfg : 28;
669 RK_U32 rc_cfg_rd_en : 1;
670 RK_U32 reserved : 3;
671 RK_U32 lkt_addr_rc_cfg : 28;
676 RK_U32 par_cfg_rd_en : 1;
677 RK_U32 reserved : 3;
678 RK_U32 lkt_addr_par_cfg : 28;
683 RK_U32 sqi_cfg_rd_en : 1;
684 RK_U32 reserved : 3;
685 RK_U32 lkt_addr_sqi_cfg : 28;
690 RK_U32 scal_cfg_rd_en : 1;
691 RK_U32 reserved : 3;
692 RK_U32 lkt_addr_scal_cfg : 28;
697 RK_U32 pp_cfg_rd_en : 1;
698 RK_U32 reserved : 3;
699 RK_U32 lkt_addr_pp_cfg : 28;
704 RK_U32 st_rd_en : 1;
705 RK_U32 st_wr_en : 1;
706 RK_U32 reserved : 2;
707 RK_U32 lkt_addr_st : 28;
712 RK_U32 nxt_node_vld : 1;
713 RK_U32 reserved : 3;
714 RK_U32 lkt_addr_nxt : 28;
724 RK_U32 adr_src0;
727 RK_U32 adr_src1;
730 RK_U32 adr_src2;
733 RK_U32 rfpw_h_addr;
736 RK_U32 rfpw_b_addr;
739 RK_U32 rfpr_h_addr;
742 RK_U32 rfpr_b_addr;
745 RK_U32 colmvw_addr;
748 RK_U32 colmvr_addr;
751 RK_U32 dspw_addr;
754 RK_U32 dspr_addr;
757 RK_U32 meiw_addr;
760 RK_U32 bsbt_addr;
763 RK_U32 bsbb_addr;
766 RK_U32 adr_bsbs;
769 RK_U32 bsbr_addr;
772 RK_U32 lpfw_addr;
775 RK_U32 lpfr_addr;
778 RK_U32 ebuft_addr;
781 RK_U32 ebufb_addr;
784 RK_U32 rfpt_h_addr;
787 RK_U32 rfpb_h_addr;
790 RK_U32 rfpt_b_addr;
793 RK_U32 adr_rfpb_b;
796 RK_U32 adr_smear_rd;
799 RK_U32 adr_smear_wr;
802 RK_U32 adr_roir;
805 RK_U32 eslf_badr;
808 RK_U32 rfp1r_h_addr;
811 RK_U32 rfp1r_b_addr;
814 RK_U32 dsp1r_addr;
817 RK_U32 reserved_191;
821 RK_U32 enc_stnd : 2;
822 RK_U32 cur_frm_ref : 1;
823 RK_U32 mei_stor : 1;
824 RK_U32 bs_scp : 1;
825 RK_U32 reserved : 3;
826 RK_U32 pic_qp : 6;
827 RK_U32 num_pic_tot_cur_hevc : 5;
828 RK_U32 log2_ctu_num_hevc : 5;
829 RK_U32 rfpr_compress_mode : 1;
830 RK_U32 reserved1 : 2;
831 RK_U32 eslf_out_e_jpeg : 1;
832 RK_U32 jpeg_slen_fifo : 1;
833 RK_U32 eslf_out_e : 1;
834 RK_U32 slen_fifo : 1;
835 RK_U32 rec_fbc_dis : 1;
840 RK_U32 dchs_txid : 2;
841 RK_U32 dchs_rxid : 2;
842 RK_U32 dchs_txe : 1;
843 RK_U32 dchs_rxe : 1;
844 RK_U32 reserved : 2;
845 RK_U32 dchs_dly : 8;
846 RK_U32 dchs_ofst : 10;
847 RK_U32 reserved1 : 6;
852 RK_U32 frame_id : 8;
853 RK_U32 frm_id_match : 1;
854 RK_U32 reserved : 3;
855 RK_U32 source_id : 1;
856 RK_U32 src_id_match : 1;
857 RK_U32 reserved1 : 2;
858 RK_U32 ch_id : 2;
859 RK_U32 vrsp_rtn_en : 1;
860 RK_U32 vinf_req_en : 1;
861 RK_U32 reserved2 : 12;
865 RK_U32 bsp_size;
869 RK_U32 pic_wd8_m1 : 11;
870 RK_U32 reserved : 5;
871 RK_U32 pic_hd8_m1 : 11;
872 RK_U32 reserved1 : 5;
877 RK_U32 pic_wfill : 6;
878 RK_U32 reserved : 10;
879 RK_U32 pic_hfill : 6;
880 RK_U32 reserved1 : 10;
885 RK_U32 alpha_swap : 1;
886 RK_U32 rbuv_swap : 1;
887 RK_U32 src_cfmt : 4;
888 RK_U32 src_rcne : 1;
889 RK_U32 out_fmt : 1;
890 RK_U32 src_range_trns_en : 1;
891 RK_U32 src_range_trns_sel : 1;
892 RK_U32 chroma_ds_mode : 1;
893 RK_U32 reserved : 21;
898 RK_U32 csc_wgt_b2y : 9;
899 RK_U32 csc_wgt_g2y : 9;
900 RK_U32 csc_wgt_r2y : 9;
901 RK_U32 reserved : 5;
906 RK_U32 csc_wgt_b2u : 9;
907 RK_U32 csc_wgt_g2u : 9;
908 RK_U32 csc_wgt_r2u : 9;
909 RK_U32 reserved : 5;
914 RK_U32 csc_wgt_b2v : 9;
915 RK_U32 csc_wgt_g2v : 9;
916 RK_U32 csc_wgt_r2v : 9;
917 RK_U32 reserved : 5;
922 RK_U32 csc_ofst_v : 8;
923 RK_U32 csc_ofst_u : 8;
924 RK_U32 csc_ofst_y : 5;
925 RK_U32 reserved : 11;
930 RK_U32 cr_force_value : 8;
931 RK_U32 cb_force_value : 8;
932 RK_U32 chroma_force_en : 1;
933 RK_U32 reserved : 9;
934 RK_U32 src_mirr : 1;
935 RK_U32 src_rot : 2;
936 RK_U32 tile4x4_en : 1;
937 RK_U32 rkfbcd_en : 1;
938 RK_U32 reserved1 : 1;
943 RK_U32 pic_ofst_x : 14;
944 RK_U32 reserved : 2;
945 RK_U32 pic_ofst_y : 14;
946 RK_U32 reserved1 : 2;
951 RK_U32 src_strd0 : 21;
952 RK_U32 reserved : 11;
957 RK_U32 src_strd1 : 16;
958 RK_U32 reserved : 16;
963 RK_U32 pp_corner_filter_strength : 2;
964 RK_U32 reserved : 2;
965 RK_U32 pp_edge_filter_strength : 2;
966 RK_U32 reserved1 : 2;
967 RK_U32 pp_internal_filter_strength : 2;
968 RK_U32 reserved2 : 22;
972 RK_U32 reserved208_211[4];
976 RK_U32 rc_en : 1;
977 RK_U32 aq_en : 1;
978 RK_U32 reserved : 10;
979 RK_U32 rc_ctu_num : 20;
984 RK_U32 reserved : 16;
985 RK_U32 rc_qp_range : 4;
986 RK_U32 rc_max_qp : 6;
987 RK_U32 rc_min_qp : 6;
992 RK_U32 ctu_ebit : 20;
993 RK_U32 reserved : 12;
998 RK_U32 eslf_rptr : 10;
999 RK_U32 eslf_wptr : 10;
1000 RK_U32 eslf_blen : 10;
1001 RK_U32 eslf_updt : 2;
1006 RK_U32 sli_splt : 1;
1007 RK_U32 sli_splt_mode : 1;
1008 RK_U32 sli_splt_cpst : 1;
1009 RK_U32 reserved : 12;
1010 RK_U32 sli_flsh : 1;
1011 RK_U32 sli_max_num_m1 : 15;
1012 RK_U32 reserved1 : 1;
1017 RK_U32 sli_splt_byte : 20;
1018 RK_U32 reserved : 12;
1023 RK_U32 sli_splt_cnum_m1 : 20;
1024 RK_U32 reserved : 12;
1029 RK_U32 uvc_partition0_len : 12;
1030 RK_U32 uvc_partition_len : 12;
1031 RK_U32 uvc_skip_len : 6;
1032 RK_U32 reserved : 2;
1037 RK_U32 cime_srch_dwnh : 4;
1038 RK_U32 cime_srch_uph : 4;
1039 RK_U32 cime_srch_rgtw : 4;
1040 RK_U32 cime_srch_lftw : 4;
1041 RK_U32 dlt_frm_num : 16;
1046 RK_U32 srgn_max_num : 7;
1047 RK_U32 cime_dist_thre : 13;
1048 RK_U32 rme_srch_h : 2;
1049 RK_U32 rme_srch_v : 2;
1050 RK_U32 rme_dis : 3;
1051 RK_U32 reserved : 1;
1052 RK_U32 fme_dis : 3;
1053 RK_U32 reserved1 : 1;
1058 RK_U32 cime_zero_thre : 13;
1059 RK_U32 reserved : 15;
1060 RK_U32 fme_prefsu_en : 2;
1061 RK_U32 colmv_stor_hevc : 1;
1062 RK_U32 colmv_load_hevc : 1;
1067 RK_U32 ref_num : 1;
1068 RK_U32 thre_zero_sad_dep0_cme : 6;
1069 RK_U32 thre_zero_sad_dep1_cme : 6;
1070 RK_U32 thre_zero_diff_dep1_cme : 3;
1071 RK_U32 thre_zero_num_dep1_cme : 3;
1072 RK_U32 thre_num_hit_dep1_cme : 2;
1073 RK_U32 reserved : 7;
1074 RK_U32 rfpw_mode : 1;
1075 RK_U32 rfpr_mode : 1;
1076 RK_U32 rfp1r_mode : 1;
1077 RK_U32 reserved1 : 1;
1081 RK_U32 reserved224_231[8];
1088 RK_U32 adr_md_vpp;
1091 RK_U32 adr_od_vpp;
1094 RK_U32 adr_ref_mdw;
1097 RK_U32 adr_ref_mdr;
1101 RK_U32 sto_stride_md : 8;
1102 RK_U32 sto_stride_od : 8;
1103 RK_U32 cur_frm_en_md : 1;
1104 RK_U32 ref_frm_en_md : 1;
1105 RK_U32 switch_sad_md : 2;
1106 RK_U32 night_mode_en_md : 1;
1107 RK_U32 flycatkin_flt_en_md : 1;
1108 RK_U32 en_od : 1;
1109 RK_U32 background_en_od : 1;
1110 RK_U32 sad_comp_en_od : 1;
1111 RK_U32 reserved : 6;
1112 RK_U32 vepu_pp_en : 1;
1117 RK_U32 thres_sad_md : 12;
1118 RK_U32 thres_move_md : 3;
1119 RK_U32 reserved : 1;
1120 RK_U32 thres_dust_move_md : 4;
1121 RK_U32 thres_dust_blk_md : 3;
1122 RK_U32 reserved1 : 1;
1123 RK_U32 thres_dust_chng_md : 8;
1128 RK_U32 thres_complex_od : 12;
1129 RK_U32 thres_complex_cnt_od : 3;
1130 RK_U32 thres_sad_od : 14;
1131 RK_U32 reserved : 3;
1140 RK_U32 qp_adj0 : 5;
1141 RK_U32 qp_adj1 : 5;
1142 RK_U32 qp_adj2 : 5;
1143 RK_U32 qp_adj3 : 5;
1144 RK_U32 qp_adj4 : 5;
1145 RK_U32 reserved : 7;
1150 RK_U32 qp_adj5 : 5;
1151 RK_U32 qp_adj6 : 5;
1152 RK_U32 qp_adj7 : 5;
1153 RK_U32 qp_adj8 : 5;
1154 RK_U32 reserved : 12;
1158 RK_U32 rc_dthd_0_8[9];
1161 RK_U32 reserved_1035;
1165 RK_U32 qpmin_area0 : 6;
1166 RK_U32 qpmax_area0 : 6;
1167 RK_U32 qpmin_area1 : 6;
1168 RK_U32 qpmax_area1 : 6;
1169 RK_U32 qpmin_area2 : 6;
1170 RK_U32 reserved : 2;
1175 RK_U32 qpmax_area2 : 6;
1176 RK_U32 qpmin_area3 : 6;
1177 RK_U32 qpmax_area3 : 6;
1178 RK_U32 qpmin_area4 : 6;
1179 RK_U32 qpmax_area4 : 6;
1180 RK_U32 reserved : 2;
1185 RK_U32 qpmin_area5 : 6;
1186 RK_U32 qpmax_area5 : 6;
1187 RK_U32 qpmin_area6 : 6;
1188 RK_U32 qpmax_area6 : 6;
1189 RK_U32 qpmin_area7 : 6;
1190 RK_U32 reserved : 2;
1195 RK_U32 qpmax_area7 : 6;
1196 RK_U32 reserved : 26;
1200 RK_U32 reserved_1040;
1234 RK_U32 reserved : 7;
1239 RK_U32 aq16_rnge : 4;
1240 RK_U32 aq32_rnge : 4;
1241 RK_U32 aq8_rnge : 5;
1242 RK_U32 aq16_dif0 : 5;
1243 RK_U32 aq16_dif1 : 5;
1244 RK_U32 reserved : 1;
1245 RK_U32 aq_cme_en : 1;
1246 RK_U32 aq_subj_cme_en : 1;
1247 RK_U32 aq_rme_en : 1;
1248 RK_U32 aq_subj_rme_en : 1;
1249 RK_U32 reserved1 : 4;
1254 RK_U32 madi_th0 : 8;
1255 RK_U32 madi_th1 : 8;
1256 RK_U32 madi_th2 : 8;
1257 RK_U32 reserved : 8;
1262 RK_U32 madp_th0 : 12;
1263 RK_U32 reserved : 4;
1264 RK_U32 madp_th1 : 12;
1265 RK_U32 reserved1 : 4;
1270 RK_U32 madp_th2 : 12;
1271 RK_U32 reserved : 20;
1275 RK_U32 reserved1052_1054[3];
1279 RK_U32 chrm_klut_ofst : 4;
1280 RK_U32 reserved : 28;
1288 RK_U32 base_thre_rough_mad32_intra : 4;
1289 RK_U32 delta0_thre_rough_mad32_intra : 4;
1290 RK_U32 delta1_thre_rough_mad32_intra : 6;
1291 RK_U32 delta2_thre_rough_mad32_intra : 6;
1292 RK_U32 delta3_thre_rough_mad32_intra : 7;
1293 RK_U32 delta4_thre_rough_mad32_intra_low5 : 5;
1298 RK_U32 delta4_thre_rough_mad32_intra_high2 : 2;
1299 RK_U32 delta5_thre_rough_mad32_intra : 7;
1300 RK_U32 delta6_thre_rough_mad32_intra : 7;
1301 RK_U32 base_thre_fine_mad32_intra : 4;
1302 RK_U32 delta0_thre_fine_mad32_intra : 4;
1303 RK_U32 delta1_thre_fine_mad32_intra : 5;
1304 RK_U32 delta2_thre_fine_mad32_intra_low3 : 3;
1309 RK_U32 delta2_thre_fine_mad32_intra_high2 : 2;
1310 RK_U32 delta3_thre_fine_mad32_intra : 5;
1311 RK_U32 delta4_thre_fine_mad32_intra : 5;
1312 RK_U32 delta5_thre_fine_mad32_intra : 6;
1313 RK_U32 delta6_thre_fine_mad32_intra : 6;
1314 RK_U32 base_thre_str_edge_mad32_intra : 3;
1315 RK_U32 delta0_thre_str_edge_mad32_intra : 2;
1316 RK_U32 delta1_thre_str_edge_mad32_intra : 3;
1321 RK_U32 delta2_thre_str_edge_mad32_intra : 3;
1322 RK_U32 delta3_thre_str_edge_mad32_intra : 4;
1323 RK_U32 base_thre_str_edge_bgrad32_intra : 5;
1324 RK_U32 delta0_thre_str_edge_bgrad32_intra : 2;
1325 RK_U32 delta1_thre_str_edge_bgrad32_intra : 3;
1326 RK_U32 delta2_thre_str_edge_bgrad32_intra : 4;
1327 RK_U32 delta3_thre_str_edge_bgrad32_intra : 5;
1328 RK_U32 base_thre_mad16_intra : 3;
1329 RK_U32 delta0_thre_mad16_intra : 3;
1334 RK_U32 delta1_thre_mad16_intra : 3;
1335 RK_U32 delta2_thre_mad16_intra : 4;
1336 RK_U32 delta3_thre_mad16_intra : 5;
1337 RK_U32 delta4_thre_mad16_intra : 5;
1338 RK_U32 delta5_thre_mad16_intra : 6;
1339 RK_U32 delta6_thre_mad16_intra : 6;
1340 RK_U32 delta0_thre_mad16_ratio_intra : 3;
1345 RK_U32 delta1_thre_mad16_ratio_intra : 3;
1346 RK_U32 delta2_thre_mad16_ratio_intra : 3;
1347 RK_U32 delta3_thre_mad16_ratio_intra : 3;
1348 RK_U32 delta4_thre_mad16_ratio_intra : 3;
1349 RK_U32 delta5_thre_mad16_ratio_intra : 3;
1350 RK_U32 delta6_thre_mad16_ratio_intra : 3;
1351 RK_U32 delta7_thre_mad16_ratio_intra : 3;
1352 RK_U32 delta0_thre_rough_bgrad32_intra : 3;
1353 RK_U32 delta1_thre_rough_bgrad32_intra : 4;
1354 RK_U32 delta2_thre_rough_bgrad32_intra_low4 : 4;
1359 RK_U32 delta2_thre_rough_bgrad32_intra_high2 : 2;
1360 RK_U32 delta3_thre_rough_bgrad32_intra : 10;
1361 RK_U32 delta4_thre_rough_bgrad32_intra : 10;
1362 RK_U32 delta5_thre_rough_bgrad32_intra_low10 : 10;
1367 RK_U32 delta5_thre_rough_bgrad32_intra_high1 : 1;
1368 RK_U32 delta6_thre_rough_bgrad32_intra : 12;
1369 RK_U32 delta7_thre_rough_bgrad32_intra : 13;
1370 RK_U32 delta0_thre_bgrad16_ratio_intra : 4;
1371 RK_U32 delta1_thre_bgrad16_ratio_intra_low2 : 2;
1376 RK_U32 delta1_thre_bgrad16_ratio_intra_high2 : 2;
1377 RK_U32 delta2_thre_bgrad16_ratio_intra : 4;
1378 RK_U32 delta3_thre_bgrad16_ratio_intra : 4;
1379 RK_U32 delta4_thre_bgrad16_ratio_intra : 4;
1380 RK_U32 delta5_thre_bgrad16_ratio_intra : 4;
1381 RK_U32 delta6_thre_bgrad16_ratio_intra : 4;
1382 RK_U32 delta7_thre_bgrad16_ratio_intra : 4;
1383 RK_U32 delta0_thre_fme_ratio_inter : 3;
1384 RK_U32 delta1_thre_fme_ratio_inter : 3;
1389 RK_U32 delta2_thre_fme_ratio_inter : 3;
1390 RK_U32 delta3_thre_fme_ratio_inter : 3;
1391 RK_U32 delta4_thre_fme_ratio_inter : 3;
1392 RK_U32 delta5_thre_fme_ratio_inter : 3;
1393 RK_U32 delta6_thre_fme_ratio_inter : 3;
1394 RK_U32 delta7_thre_fme_ratio_inter : 3;
1395 RK_U32 base_thre_fme32_inter : 3;
1396 RK_U32 delta0_thre_fme32_inter : 3;
1397 RK_U32 delta1_thre_fme32_inter : 4;
1398 RK_U32 delta2_thre_fme32_inter : 4;
1403 RK_U32 delta3_thre_fme32_inter : 5;
1404 RK_U32 delta4_thre_fme32_inter : 6;
1405 RK_U32 delta5_thre_fme32_inter : 7;
1406 RK_U32 delta6_thre_fme32_inter : 8;
1407 RK_U32 thre_cme32_inter : 6;
1412 RK_U32 delta0_thre_mad_fme_ratio_inter : 4;
1413 RK_U32 delta1_thre_mad_fme_ratio_inter : 4;
1414 RK_U32 delta2_thre_mad_fme_ratio_inter : 4;
1415 RK_U32 delta3_thre_mad_fme_ratio_inter : 4;
1416 RK_U32 delta4_thre_mad_fme_ratio_inter : 4;
1417 RK_U32 delta5_thre_mad_fme_ratio_inter : 4;
1418 RK_U32 delta6_thre_mad_fme_ratio_inter : 4;
1419 RK_U32 delta7_thre_mad_fme_ratio_inter : 4;
1424 RK_U32 delta0_thre_mad_fme_ratio_inter : 4;
1425 RK_U32 delta1_thre_mad_fme_ratio_inter : 4;
1426 RK_U32 delta2_thre_mad_fme_ratio_inter : 4;
1427 RK_U32 delta3_thre_mad_fme_ratio_inter : 4;
1428 RK_U32 delta4_thre_mad_fme_ratio_inter : 4;
1429 RK_U32 delta5_thre_mad_fme_ratio_inter : 4;
1430 RK_U32 delta6_thre_mad_fme_ratio_inter : 4;
1431 RK_U32 delta7_thre_mad_fme_ratio_inter : 4;
1437 RK_U32 osd_en : 1;
1438 RK_U32 reserved : 4;
1439 RK_U32 osd_qp_adj_en : 1;
1440 RK_U32 osd_range_trns_en : 1;
1441 RK_U32 osd_range_trns_sel : 1;
1442 RK_U32 osd_fmt : 4;
1443 RK_U32 osd_alpha_swap : 1;
1444 RK_U32 osd_rbuv_swap : 1;
1445 RK_U32 reserved1 : 8;
1446 RK_U32 osd_fg_alpha : 8;
1447 RK_U32 osd_fg_alpha_sel : 2;
1451 RK_U32 osd_lt_xcrd : 14;
1452 RK_U32 osd_lt_ycrd : 14;
1453 RK_U32 osd_endn : 4;
1457 RK_U32 osd_rb_xcrd : 14;
1458 RK_U32 osd_rb_ycrd : 14;
1459 RK_U32 reserved : 4;
1462 RK_U32 osd_st_addr;
1464 RK_U32 reserved;
1467 RK_U32 osd_stride : 17;
1468 RK_U32 reserved : 8;
1469 RK_U32 osd_ch_ds_mode : 1;
1470 RK_U32 reserved1 : 6;
1477 RK_U32 osd_qp_adj_sel : 1;
1478 RK_U32 osd_qp : 7;
1479 RK_U32 osd_qp_max : 6;
1480 RK_U32 osd_qp_min : 6;
1481 RK_U32 osd_qp_prj : 5;
1482 RK_U32 reserved : 7;
1494 RK_U32 osd_csc_yr : 9;
1495 RK_U32 osd_csc_yg : 9;
1496 RK_U32 osd_csc_yb : 9;
1497 RK_U32 reserved : 5;
1502 RK_U32 osd_csc_ur : 9;
1503 RK_U32 osd_csc_ug : 9;
1504 RK_U32 osd_csc_ub : 9;
1505 RK_U32 reserved : 5;
1510 RK_U32 osd_csc_vr : 9;
1511 RK_U32 osd_csc_vg : 9;
1512 RK_U32 osd_csc_vb : 9;
1513 RK_U32 reserved : 5;
1518 RK_U32 osd_csc_ofst_y : 8;
1519 RK_U32 osd_csc_ofst_u : 8;
1520 RK_U32 osd_csc_ofst_v : 8;
1521 RK_U32 reserved : 8;
1532 RK_U32 reserve[2];
1542 RK_U32 bs_lgth_l32;
1546 RK_U32 bs_lgth_h8 : 8;
1547 RK_U32 st_rc_lst_dqp : 6;
1548 RK_U32 reserved : 2;
1549 RK_U32 sse_l16 : 16;
1553 RK_U32 sse_h32;
1556 RK_U32 qp_sum;
1560 RK_U32 sao_cnum : 16;
1561 RK_U32 sao_ynum : 16;
1565 RK_U32 rdo_head_bits;
1569 RK_U32 rdo_head_bits_h8 : 8;
1570 RK_U32 reserved : 8;
1571 RK_U32 rdo_res_bits_l16 : 16;
1575 RK_U32 rdo_res_bits_h24;
1579 RK_U32 st_enc : 2;
1580 RK_U32 st_sclr : 1;
1581 RK_U32 vepu_fbd_err : 5;
1582 RK_U32 isp_src_oflw : 1;
1583 RK_U32 vepu_src_oflw : 1;
1584 RK_U32 vepu_sid_nmch : 1;
1585 RK_U32 vepu_fcnt_nmch : 1;
1586 RK_U32 reserved : 4;
1587 RK_U32 dvbm_finf_wful : 1;
1588 RK_U32 dvbm_linf_wful : 1;
1589 RK_U32 dvbm_fsid_nmch : 1;
1590 RK_U32 dvbm_fcnt_early : 1;
1591 RK_U32 dvbm_fcnt_late : 1;
1592 RK_U32 dvbm_isp_oflw : 1;
1593 RK_U32 dvbm_vepu_oflw : 1;
1594 RK_U32 isp_time_out : 1;
1595 RK_U32 dvbm_vsrc_fcnt : 8;
1600 RK_U32 fnum_cfg_done : 8;
1601 RK_U32 fnum_cfg : 8;
1602 RK_U32 fnum_int : 8;
1603 RK_U32 fnum_enc_done : 8;
1608 RK_U32 reserved : 4;
1609 RK_U32 node_addr : 28;
1613 RK_U32 vbsbw_addr;
1617 RK_U32 axib_idl : 8;
1618 RK_U32 axib_ovfl : 8;
1619 RK_U32 axib_err : 8;
1620 RK_U32 axir_err : 8;
1625 RK_U32 sli_num_video : 8;
1626 RK_U32 sli_num_jpeg : 8;
1627 RK_U32 bpkt_num_video : 7;
1628 RK_U32 bpkt_lst_video : 1;
1629 RK_U32 bpkt_num_jpeg : 7;
1630 RK_U32 bpkt_lst_jpeg : 1;
1635 RK_U32 sli_len : 30;
1636 RK_U32 sli_lst : 1;
1637 RK_U32 sli_sid : 1;
1642 RK_U32 task_id_proc : 12;
1643 RK_U32 task_id_done : 12;
1644 RK_U32 task_done : 1;
1645 RK_U32 task_lkt_err : 3;
1646 RK_U32 reserved : 4;
1651 RK_U32 eslf_nptr : 10;
1652 RK_U32 eslf_empty : 1;
1653 RK_U32 eslf_full : 1;
1654 RK_U32 eslf_sid : 1;
1655 RK_U32 reserved : 19;
1660 RK_U32 vsrd_posy : 10;
1661 RK_U32 reserved : 5;
1662 RK_U32 vsrd_fend : 1;
1663 RK_U32 vsrd_posy_jpeg : 10;
1664 RK_U32 reserved1 : 5;
1665 RK_U32 vsrd_fend_jpeg : 1;
1670 RK_U32 eslf_nptr_jpeg : 10;
1671 RK_U32 eslf_empty_jpeg : 1;
1672 RK_U32 eslf_full_jpeg : 1;
1673 RK_U32 eslf_sid_jpeg : 1;
1674 RK_U32 reserved : 19;
1678 RK_U32 reserved4115_4119[5];
1682 RK_U32 sli_len_jpeg : 30;
1683 RK_U32 sli_lst_jpeg : 1;
1684 RK_U32 sli_sid_jpeg : 1;
1688 RK_U32 jpeg_head_bits_l32;
1692 RK_U32 jpeg_head_bits_h8 : 1;
1693 RK_U32 reserved : 31;
1697 RK_U32 jbsbw_addr;
1700 RK_U32 luma_pix_sum_od;
1703 RK_U32 reserved4125_4127[3];
1707 RK_U32 pnum_p64 : 17;
1708 RK_U32 reserved : 15;
1713 RK_U32 pnum_p32 : 19;
1714 RK_U32 reserved : 13;
1719 RK_U32 pnum_p16 : 21;
1720 RK_U32 reserved : 11;
1725 RK_U32 pnum_p8 : 23;
1726 RK_U32 reserved : 9;
1731 RK_U32 pnum_i32 : 19;
1732 RK_U32 reserved : 13;
1737 RK_U32 pnum_i16 : 21;
1738 RK_U32 reserved : 11;
1743 RK_U32 pnum_i8 : 23;
1744 RK_U32 reserved : 9;
1749 RK_U32 pnum_i4 : 23;
1750 RK_U32 reserved : 9;
1755 RK_U32 num_b16 : 23;
1756 RK_U32 reserved : 9;
1760 RK_U32 reserved_4137;
1763 RK_U32 madi16_sum;
1766 RK_U32 madi32_sum;
1769 RK_U32 madp16_sum;
1773 RK_U32 rdo_smear_cnt0 : 10;
1774 RK_U32 reserved : 6;
1775 RK_U32 rdo_smear_cnt1 : 10;
1776 RK_U32 reserved1 : 6;
1781 RK_U32 rdo_smear_cnt2 : 10;
1782 RK_U32 reserved : 6;
1783 RK_U32 rdo_smear_cnt3 : 10;
1784 RK_U32 reserved1 : 6;
1788 RK_U32 reserved_4143;
1792 RK_U32 madi_th_lt_cnt0 : 16;
1793 RK_U32 madi_th_lt_cnt1 : 16;
1798 RK_U32 madi_th_lt_cnt2 : 16;
1799 RK_U32 madi_th_lt_cnt3 : 16;
1804 RK_U32 madi_th_rt_cnt0 : 16;
1805 RK_U32 madi_th_rt_cnt1 : 16;
1810 RK_U32 madi_th_rt_cnt2 : 16;
1811 RK_U32 madi_th_rt_cnt3 : 16;
1816 RK_U32 madi_th_lb_cnt0 : 16;
1817 RK_U32 madi_th_lb_cnt1 : 16;
1822 RK_U32 madi_th_lb_cnt2 : 16;
1823 RK_U32 madi_th_lb_cnt3 : 16;
1828 RK_U32 madi_th_rb_cnt0 : 16;
1829 RK_U32 madi_th_rb_cnt1 : 16;
1834 RK_U32 madi_th_rb_cnt2 : 16;
1835 RK_U32 madi_th_rb_cnt3 : 16;
1840 RK_U32 madp_th_lt_cnt0 : 16;
1841 RK_U32 madp_th_lt_cnt1 : 16;
1846 RK_U32 madp_th_lt_cnt2 : 16;
1847 RK_U32 madp_th_lt_cnt3 : 16;
1852 RK_U32 madp_th_rt_cnt0 : 16;
1853 RK_U32 madp_th_rt_cnt1 : 16;
1858 RK_U32 madp_th_rt_cnt2 : 16;
1859 RK_U32 madp_th_rt_cnt3 : 16;
1864 RK_U32 madp_th_lb_cnt0 : 16;
1865 RK_U32 madp_th_lb_cnt1 : 16;
1870 RK_U32 madp_th_lb_cnt2 : 16;
1871 RK_U32 madp_th_lb_cnt3 : 16;
1876 RK_U32 madp_th_rb_cnt0 : 16;
1877 RK_U32 madp_th_rb_cnt1 : 16;
1882 RK_U32 madp_th_rb_cnt2 : 16;
1883 RK_U32 madp_th_rb_cnt3 : 16;
1888 RK_U32 cmv_th_lt_cnt0 : 16;
1889 RK_U32 cmv_th_lt_cnt1 : 16;
1894 RK_U32 cmv_th_lt_cnt2 : 16;
1895 RK_U32 cmv_th_lt_cnt3 : 16;
1900 RK_U32 cmv_th_rt_cnt0 : 16;
1901 RK_U32 cmv_th_rt_cnt1 : 16;
1906 RK_U32 cmv_th_rt_cnt2 : 16;
1907 RK_U32 cmv_th_rt_cnt3 : 16;
1912 RK_U32 cmv_th_lb_cnt0 : 16;
1913 RK_U32 cmv_th_lb_cnt1 : 16;
1918 RK_U32 cmv_th_lb_cnt2 : 16;
1919 RK_U32 cmv_th_lb_cnt3 : 16;
1924 RK_U32 cmv_th_rb_cnt0 : 16;
1925 RK_U32 cmv_th_rb_cnt1 : 16;
1930 RK_U32 cmv_th_rb_cnt2 : 16;
1931 RK_U32 cmv_th_rb_cnt3 : 16;
1936 RK_U32 org_y_r_max_value : 8;
1937 RK_U32 org_y_r_min_value : 8;
1938 RK_U32 org_u_g_max_value : 8;
1939 RK_U32 org_u_g_min_value : 8;
1944 RK_U32 org_v_b_max_value : 8;
1945 RK_U32 org_v_b_min_value : 8;
1946 RK_U32 reserved : 16;
1951 RK_U32 jpeg_y_r_max_value : 8;
1952 RK_U32 jpeg_y_r_min_value : 8;
1953 RK_U32 jpeg_u_g_max_value : 8;
1954 RK_U32 jpeg_u_g_min_value : 8;
1959 RK_U32 jpeg_v_b_max_value : 8;
1960 RK_U32 jpeg_v_b_min_value : 8;
1961 RK_U32 reserved : 16;
1965 RK_U32 dsp_y_sum;
1968 RK_U32 acc_zero_mv;
1972 RK_U32 ref1_inter8_num : 23;
1973 RK_U32 reserved : 9;
1978 RK_U32 acc_block_num : 18;
1979 RK_U32 reserved : 14;
1984 RK_U32 num0_point_skin : 15;
1985 RK_U32 acc_cmplx_num : 17;
1990 RK_U32 num1_point_skin : 15;
1991 RK_U32 acc_cover16_num : 17;
1996 RK_U32 num2_point_skin : 15;
1997 RK_U32 acc_bndry16_num : 17;
2001 RK_U32 num0_grdnt_point_dep0;
2004 RK_U32 num1_grdnt_point_dep0;
2007 RK_U32 num2_grdnt_point_dep0;
2011 RK_U32 ref1_inter32_num : 19;
2012 RK_U32 reserved : 13;
2017 RK_U32 ref1_inter16_num : 21;
2018 RK_U32 reserved : 11;
2022 RK_U32 reserved4184_4191[8];
2025 RK_U32 st_b8_qp[52];
2033 RK_U32 vsp0_pos_x : 16;
2034 RK_U32 vsp0_pos_y : 16;
2039 RK_U32 vsp1_pos_x : 16;
2040 RK_U32 vsp1_pos_y : 16;
2045 RK_U32 vsp2_pos_x : 16;
2046 RK_U32 vsp2_pos_y : 16;
2051 RK_U32 cme_pos_x : 16;
2052 RK_U32 cme_pos_y : 16;
2057 RK_U32 swin_cmd_x : 16;
2058 RK_U32 swin_cmd_y : 16;
2063 RK_U32 swin_pos_x : 16;
2064 RK_U32 swin_pos_y : 16;
2068 RK_U32 pren_pos_x : 16;
2069 RK_U32 pren_pos_y : 16;
2074 RK_U32 rfme_pos_x : 16;
2075 RK_U32 rfme_pos_y : 16;
2080 RK_U32 rdo_pos_x : 16;
2081 RK_U32 rdo_pos_y : 16;
2086 RK_U32 lpf_pos_x : 16;
2087 RK_U32 lpf_pos_y : 16;
2092 RK_U32 etpy_pos_x : 16;
2093 RK_U32 etpy_pos_y : 16;
2098 RK_U32 jsp0_pos_x : 16;
2099 RK_U32 jsp0_pos_y : 16;
2104 RK_U32 jsp1_pos_x : 16;
2105 RK_U32 jsp1_pos_y : 16;
2110 RK_U32 jsp2_pos_x : 16;
2111 RK_U32 jsp2_pos_y : 16;
2116 RK_U32 jpeg_pos_x : 16;
2117 RK_U32 jpeg_pos_y : 16;
2122 RK_U32 vhdr_pos_y : 16;
2123 RK_U32 jhdr_pos_y : 16;
2128 RK_U32 reserved : 7;
2129 RK_U32 vsp0_cmd_flst : 1;
2130 RK_U32 reserved1 : 24;
2134 RK_U32 reserved[2];
2138 RK_U32 cme_madp_vld : 1;
2139 RK_U32 cme_madp_rdy0 : 1;
2140 RK_U32 cme_madp_rdy1 : 1;
2141 RK_U32 reserved : 1;
2142 RK_U32 cme_mv16_vld : 1;
2143 RK_U32 cme_mv16_rdy : 1;
2144 RK_U32 cme_st_vld : 1;
2145 RK_U32 cme_st_rdy : 1;
2146 RK_U32 cme_stat_vld : 1;
2147 RK_U32 cme_stat_rdy : 1;
2148 RK_U32 cme_diff_vld : 1;
2149 RK_U32 cme_diff_rdy : 1;
2150 RK_U32 cme_cmmv_vld : 1;
2151 RK_U32 cme_cmmv_rdy : 1;
2152 RK_U32 cme_smvp_vld : 1;
2153 RK_U32 cme_smvp_rdy : 1;
2154 RK_U32 rdo_tmvp_rvld : 1;
2155 RK_U32 rdo_tmvp_rrdy : 1;
2156 RK_U32 rdo_tmvp_wvld : 1;
2157 RK_U32 rdo_tmvp_wrdy : 1;
2158 RK_U32 rdo_lbf_wvld : 1;
2159 RK_U32 rdo_lbf_wrdy : 1;
2160 RK_U32 rdo_lbf_rvld : 1;
2161 RK_U32 rdo_lbf_rrdy : 1;
2162 RK_U32 rdo_rfmv_rvld : 1;
2163 RK_U32 rdo_rfmv_rrdy : 1;
2164 RK_U32 rdo_hevc_qp_vld : 1;
2165 RK_U32 rdo_hevc_qp_rdy : 1;
2166 RK_U32 reserved1 : 4;
2171 RK_U32 swin_org_err : 1;
2172 RK_U32 swin_ref_err : 1;
2173 RK_U32 reserved : 10;
2174 RK_U32 swin_cmd_vld : 1;
2175 RK_U32 swin_cmd_rdy : 1;
2176 RK_U32 reserved1 : 2;
2177 RK_U32 swin_buff_ptr : 2;
2178 RK_U32 swin_buff_num0 : 2;
2179 RK_U32 swin_buff_num1 : 2;
2180 RK_U32 swin_buff_num2 : 2;
2181 RK_U32 reserved2 : 4;
2182 RK_U32 swin_wrk : 1;
2183 RK_U32 swin_tout : 1;
2184 RK_U32 reserved3 : 2;
2189 RK_U32 pnra_org_err : 1;
2190 RK_U32 pnra_qp_err : 1;
2191 RK_U32 pnra_rfme_err : 1;
2192 RK_U32 reserved : 9;
2193 RK_U32 pnra_olm_vld : 1;
2194 RK_U32 pnra_olm_rdy : 1;
2195 RK_U32 pnra_subj_vld : 1;
2196 RK_U32 pnra_subj_rdy : 1;
2197 RK_U32 reserved1 : 8;
2198 RK_U32 pnra_wrk_ena : 1;
2199 RK_U32 reserved2 : 3;
2200 RK_U32 pnra_wrk : 1;
2201 RK_U32 pnra_tout : 1;
2202 RK_U32 reserved3 : 2;
2207 RK_U32 rfme_org_err : 1;
2208 RK_U32 rfme_ref_err : 1;
2209 RK_U32 rfme_cmmv_err : 1;
2210 RK_U32 rfme_rfmv_err : 1;
2211 RK_U32 rfme_tmvp_err : 1;
2212 RK_U32 rfme_qp_err : 1;
2213 RK_U32 rfme_pnra_err : 1;
2214 RK_U32 reserved : 5;
2215 RK_U32 rfme_tmvp_vld : 1;
2216 RK_U32 rfme_tmvp_rdy : 1;
2217 RK_U32 rfme_smvp_vld : 1;
2218 RK_U32 rfme_smvp_rdy : 1;
2219 RK_U32 rfme_cmmv_vld : 1;
2220 RK_U32 rfme_cmmv_rdy : 1;
2221 RK_U32 rfme_rfmv_vld : 1;
2222 RK_U32 rfme_rfmv_rdy : 1;
2223 RK_U32 reserved1 : 8;
2224 RK_U32 rfme_wrk : 1;
2225 RK_U32 rfme_tout : 1;
2226 RK_U32 reserved2 : 2;
2231 RK_U32 rdo_org_err : 1;
2232 RK_U32 rdo_ref_err : 1;
2233 RK_U32 rdo_inf_err : 1;
2234 RK_U32 rdo_coef_err : 1;
2235 RK_U32 rdo_lbfr_err : 1;
2236 RK_U32 rdo_lbfw_err : 1;
2237 RK_U32 rdo_madi_lbf_err : 1;
2238 RK_U32 rdo_tmvp_wr_err : 1;
2239 RK_U32 rdo_smear_err : 1;
2240 RK_U32 rdo_mbqp_err : 1;
2241 RK_U32 rdo_rc_err : 1;
2242 RK_U32 rdo_ent_err : 1;
2243 RK_U32 rdo_lpf_err : 1;
2244 RK_U32 rdo_st_err : 1;
2245 RK_U32 rdo_tmvp_rd_err : 1;
2246 RK_U32 rdo_rfmv_err : 1;
2247 RK_U32 reserved : 12;
2248 RK_U32 rdo_wrk : 1;
2249 RK_U32 rdo_tout : 1;
2250 RK_U32 reserved1 : 2;
2255 RK_U32 lpf_org_err : 1;
2256 RK_U32 lpf_rdo_err : 1;
2257 RK_U32 reserved : 10;
2258 RK_U32 lpf_rcol_vld : 1;
2259 RK_U32 lpf_rcol_rdy : 1;
2260 RK_U32 lpf_lbf_wvld : 1;
2261 RK_U32 lpf_lbf_wrdy : 1;
2262 RK_U32 lpf_lbf_rvld : 1;
2263 RK_U32 lpf_lbf_rrdy : 1;
2264 RK_U32 reserved1 : 6;
2265 RK_U32 lpf_wrk_ena : 1;
2266 RK_U32 reserved2 : 3;
2267 RK_U32 lpf_wrk : 1;
2268 RK_U32 lpf_tout : 1;
2269 RK_U32 reserved3 : 2;
2274 RK_U32 reserved : 12;
2275 RK_U32 etpy_slf_full : 1;
2276 RK_U32 etpy_bsw_vld : 1;
2277 RK_U32 etpy_bsw_rdy : 1;
2278 RK_U32 reserved1 : 9;
2279 RK_U32 etpy_wrk_ena : 1;
2280 RK_U32 reserved2 : 3;
2281 RK_U32 etpy_wrk : 1;
2282 RK_U32 etpy_tout : 1;
2283 RK_U32 reserved3 : 2;
2288 RK_U32 jhdr_src_err : 1;
2289 RK_U32 jhdr_cmd_flst : 1;
2290 RK_U32 reserved : 2;
2291 RK_U32 jsp0_org_err : 1;
2292 RK_U32 jsp0_pp2_err : 1;
2293 RK_U32 jsp0_paral_err : 1;
2294 RK_U32 jsp0_cmd_flst : 1;
2295 RK_U32 jhdr_vld : 1;
2296 RK_U32 jhdr_rdy : 1;
2297 RK_U32 jsp0_cmd_vld : 1;
2298 RK_U32 jsp0_cmd_rdy : 1;
2299 RK_U32 reserved1 : 12;
2300 RK_U32 jsp0_wrk_ena : 1;
2301 RK_U32 reserved2 : 3;
2302 RK_U32 jsp0_wrk : 1;
2303 RK_U32 jsp0_tout : 1;
2304 RK_U32 reserved3 : 2;
2309 RK_U32 jsp2_org_err : 1;
2310 RK_U32 reserved : 11;
2311 RK_U32 jsp2_madi_vld : 1;
2312 RK_U32 jsp2_madi_rdy : 1;
2313 RK_U32 reserved1 : 10;
2314 RK_U32 jsp2_wrk_ena : 1;
2315 RK_U32 reserved2 : 3;
2316 RK_U32 jsp2_wrk : 1;
2317 RK_U32 jsp2_tout : 1;
2318 RK_U32 reserved3 : 2;
2323 RK_U32 jpeg_org_err : 1;
2324 RK_U32 jpeg_st_err : 1;
2325 RK_U32 reserved : 10;
2326 RK_U32 jpg_slf_full : 1;
2327 RK_U32 jpg_bsw_vld : 1;
2328 RK_U32 jpg_bsw_rdy : 1;
2329 RK_U32 reserved1 : 9;
2330 RK_U32 jpeg_wrk_ena : 1;
2331 RK_U32 reserved2 : 3;
2332 RK_U32 jpeg_wrk : 1;
2333 RK_U32 jpeg_tout : 1;
2334 RK_U32 reserved3 : 2;
2339 RK_U32 vsp1_org_err : 1;
2340 RK_U32 reserved : 7;
2341 RK_U32 vsp1_wrk_ena : 1;
2342 RK_U32 reserved1 : 3;
2343 RK_U32 vsp1_wrk : 1;
2344 RK_U32 vsp1_tout : 1;
2345 RK_U32 reserved2 : 2;
2346 RK_U32 jsp1_org_err : 1;
2347 RK_U32 reserved3 : 7;
2348 RK_U32 jsp1_wrk_ena : 1;
2349 RK_U32 reserved4 : 3;
2350 RK_U32 jsp1_wrk : 1;
2351 RK_U32 jsp1_tout : 1;
2352 RK_U32 reserved5 : 2;
2357 RK_U32 pp2_frm_done : 1;
2358 RK_U32 cime_frm_done : 1;
2359 RK_U32 jpeg_frm_done : 1;
2360 RK_U32 rdo_frm_done : 1;
2361 RK_U32 lpf_frm_done : 1;
2362 RK_U32 ent_frm_done : 1;
2363 RK_U32 reserved : 2;
2364 RK_U32 criw_frm_done : 1;
2365 RK_U32 meiw_frm_done : 1;
2366 RK_U32 smiw_frm_done : 1;
2367 RK_U32 dma_frm_idle : 1;
2368 RK_U32 reserved1 : 12;
2369 RK_U32 video_ena : 1;
2370 RK_U32 jpeg_ena : 1;
2371 RK_U32 vepu_pp_ena : 1;
2372 RK_U32 reserved2 : 1;
2373 RK_U32 frm_wrk : 1;
2374 RK_U32 frm_tout : 1;
2375 RK_U32 reserved3 : 2;
2380 RK_U32 enc_frm_cur : 3;
2381 RK_U32 lkt_src_paus : 1;
2382 RK_U32 lkt_cfg_paus : 1;
2383 RK_U32 reserved : 27;
2388 RK_U32 sli_num : 15;
2389 RK_U32 reserved : 17;
2393 RK_U32 reserved5153_5183[31];
2397 RK_U32 empty_oafifo : 1;
2398 RK_U32 full_cmd_oafifo : 1;
2399 RK_U32 full_data_oafifo : 1;
2400 RK_U32 empty_iafifo : 1;
2402 RK_U32 full_cmd_iafifo : 1;
2403 RK_U32 full_info_iafifo : 1;
2404 RK_U32 fbd_brq_st : 4;
2405 RK_U32 fbd_hdr_vld : 1;
2406 RK_U32 fbd_bmng_end : 1;
2408 RK_U32 nfbd_req_st : 4;
2409 RK_U32 acc_axi_cmd : 8;
2410 RK_U32 reserved : 8;
2415 RK_U32 r_ena_lambd : 1;
2416 RK_U32 r_fst_swinw_end : 1;
2417 RK_U32 r_swinw_end : 1;
2418 RK_U32 r_cnt_swinw : 1;
2420 RK_U32 r_dspw_end : 1;
2421 RK_U32 r_dspw_cnt : 1;
2422 RK_U32 i_sjgen_work : 1;
2423 RK_U32 r_end_rspgen : 1;
2425 RK_U32 r_cost_gate : 1;
2426 RK_U32 r_ds_gate : 1;
2427 RK_U32 r_mvp_gate : 1;
2428 RK_U32 i_smvp_arrdy : 1;
2430 RK_U32 i_smvp_arvld : 1;
2431 RK_U32 i_stptr_wrdy : 1;
2432 RK_U32 i_stptr_wvld : 1;
2433 RK_U32 i_rdy_atf : 1;
2435 RK_U32 i_vld_atf : 1;
2436 RK_U32 i_rdy_bmv16 : 1;
2437 RK_U32 i_vld_bmv16 : 1;
2438 RK_U32 i_wr_dsp : 1;
2440 RK_U32 i_rdy_dsp : 1;
2441 RK_U32 i_vld_dsp : 1;
2442 RK_U32 r_rdy_org : 1;
2443 RK_U32 i_vld_org : 1;
2445 RK_U32 i_rdy_state : 1;
2446 RK_U32 i_vld_state : 1;
2447 RK_U32 i_rdy_madp : 1;
2448 RK_U32 i_vld_madp : 1;
2450 RK_U32 i_rdy_diff : 1;
2451 RK_U32 i_vld_diff : 1;
2452 RK_U32 reserved : 2;
2456 RK_U32 swin_dbg_inf;
2460 RK_U32 bbrq_cmps_left_len2 : 1;
2461 RK_U32 bbrq_cmps_left_len1 : 1;
2462 RK_U32 cmps_left_len0 : 1;
2463 RK_U32 bbrq_rdy2 : 1;
2464 RK_U32 dcps_vld2 : 1;
2465 RK_U32 bbrq_rdy1 : 1;
2466 RK_U32 dcps_vld1 : 1;
2467 RK_U32 bbrq_rdy0 : 1;
2468 RK_U32 dcps_vld0 : 1;
2469 RK_U32 hb_rdy2 : 1;
2470 RK_U32 bbrq_vld2 : 1;
2471 RK_U32 hb_rdy1 : 1;
2472 RK_U32 bbrq_vld1 : 1;
2473 RK_U32 hb_rdy0 : 1;
2474 RK_U32 bbrq_vld0 : 1;
2475 RK_U32 idle_msb2 : 1;
2476 RK_U32 idle_msb1 : 1;
2477 RK_U32 idle_msb0 : 1;
2478 RK_U32 cur_state_dcps : 1;
2479 RK_U32 cur_state_bbrq : 1;
2480 RK_U32 cur_state_hb : 1;
2481 RK_U32 cke_bbrq_dcps : 1;
2482 RK_U32 cke_dcps : 1;
2483 RK_U32 cke_bbrq : 1;
2484 RK_U32 rdy_lwcd_rsp : 1;
2485 RK_U32 vld_lwcd_rsp : 1;
2486 RK_U32 rdy_lwcd_req : 1;
2487 RK_U32 vld_lwcd_req : 1;
2488 RK_U32 rdy_lwrsp : 1;
2489 RK_U32 vld_lwrsp : 1;
2490 RK_U32 rdy_lwreq : 1;
2491 RK_U32 vld_lwreq : 1;
2495 RK_U32 rfme_dbg_inf;
2498 RK_U32 reserved_5189;
2501 RK_U32 dbg0_fbd;
2504 RK_U32 dbg1_fbd;
2507 RK_U32 rdo_dbg0;
2510 RK_U32 rdo_dbg1;
2514 RK_U32 h264_sh_st_cs : 4;
2515 RK_U32 rsd_st_cs : 4;
2516 RK_U32 h264_sd_st_cs : 5;
2517 RK_U32 etpy_rdy : 1;
2518 RK_U32 reserved : 18;
2523 RK_U32 chl_aw_vld : 10;
2524 RK_U32 chl_aw_rdy : 10;
2525 RK_U32 aw_vld_arb : 1;
2526 RK_U32 aw_rdy_arb : 1;
2527 RK_U32 aw_vld_crosclk : 1;
2528 RK_U32 aw_rdy_crosclk : 1;
2529 RK_U32 aw_rdy_mmu : 1;
2530 RK_U32 aw_vld_mmu : 1;
2531 RK_U32 aw_rdy_axi : 1;
2532 RK_U32 aw_vld_axi : 1;
2533 RK_U32 reserved : 4;
2538 RK_U32 chl_w_vld : 10;
2539 RK_U32 chl_w_rdy : 10;
2540 RK_U32 w_vld_arb : 1;
2541 RK_U32 w_rdy_arb : 1;
2542 RK_U32 w_vld_crosclk : 1;
2543 RK_U32 w_rdy_crosclk : 1;
2544 RK_U32 w_rdy_mmu : 1;
2545 RK_U32 w_vld_mmu : 1;
2546 RK_U32 w_rdy_axi : 1;
2547 RK_U32 w_vld_axi : 1;
2548 RK_U32 reserved : 4;
2553 RK_U32 chl_ar_vld : 9;
2554 RK_U32 chl_ar_rdy : 9;
2555 RK_U32 reserved : 2;
2556 RK_U32 ar_vld_arb : 1;
2557 RK_U32 ar_rdy_arb : 1;
2558 RK_U32 ar_vld_crosclk : 1;
2559 RK_U32 ar_rdy_crosclk : 1;
2560 RK_U32 ar_rdy_mmu : 1;
2561 RK_U32 ar_vld_mmu : 1;
2562 RK_U32 ar_rdy_axi : 1;
2563 RK_U32 ar_vld_axi : 1;
2564 RK_U32 reserved1 : 4;
2569 RK_U32 chl_r_vld : 9;
2570 RK_U32 chl_r_rdy : 9;
2571 RK_U32 reserved : 2;
2572 RK_U32 r_vld_arb : 1;
2573 RK_U32 r_rdy_arb : 1;
2574 RK_U32 r_vld_crosclk : 1;
2575 RK_U32 r_rdy_crosclk : 1;
2576 RK_U32 r_rdy_mmu : 1;
2577 RK_U32 r_vld_mmu : 1;
2578 RK_U32 r_rdy_axi : 1;
2579 RK_U32 r_vld_axi : 1;
2580 RK_U32 b_rdy_mmu : 1;
2581 RK_U32 b_vld_mmu : 1;
2582 RK_U32 b_rdy_axi : 1;
2583 RK_U32 b_vld_axi : 1;
2588 RK_U32 dbg_sclr : 20;
2589 RK_U32 dbg_arb : 12;
2594 RK_U32 bsw_fsm_stus : 4;
2595 RK_U32 bsw_aw_full : 1;
2596 RK_U32 bsw_rdy_ent : 1;
2597 RK_U32 bsw_vld_ent : 1;
2598 RK_U32 jpg_bsw_stus : 4;
2599 RK_U32 jpg_aw_full : 1;
2600 RK_U32 jpg_bsw_rdy : 1;
2601 RK_U32 jpg_bsw_vld : 1;
2602 RK_U32 crpw_fsm_stus : 3;
2603 RK_U32 hdwr_rdy : 1;
2604 RK_U32 hdwr_vld : 1;
2605 RK_U32 bdwr_rdy : 1;
2606 RK_U32 bdwr_vld : 1;
2607 RK_U32 nfbc_rdy : 1;
2608 RK_U32 nfbc_vld : 1;
2609 RK_U32 dsp_fsm_stus : 2;
2610 RK_U32 dsp_wr_flg : 1;
2611 RK_U32 dsp_rsy : 1;
2612 RK_U32 dsp_vld : 1;
2613 RK_U32 lpfw_fsm_stus : 3;
2614 RK_U32 reserved : 1;
2619 RK_U32 awvld_mdo : 1;
2620 RK_U32 awrdy_mdo : 1;
2621 RK_U32 wvld_mdo : 1;
2622 RK_U32 wrdy_mdo : 1;
2623 RK_U32 awvld_odo : 1;
2624 RK_U32 awrdy_odo : 1;
2625 RK_U32 wvld_odo : 1;
2626 RK_U32 wrdy_odo : 1;
2627 RK_U32 awvld_rfmw : 1;
2628 RK_U32 awrdy_rfmw : 1;
2629 RK_U32 wvld_rfmw : 1;
2630 RK_U32 wrdy_rfmw : 1;
2631 RK_U32 arvld_rfmr : 1;
2632 RK_U32 arrdy_rfmr : 1;
2633 RK_U32 rvld_rfmr : 1;
2634 RK_U32 rrdy_rfmr : 1;
2635 RK_U32 reserved : 16;
2640 RK_U32 rdo_st : 20;
2641 RK_U32 reserved : 12;
2646 RK_U32 lpf_work : 1;
2647 RK_U32 rdo_par_nrdy : 1;
2648 RK_U32 rdo_rcn_nrdy : 1;
2649 RK_U32 lpf_rcn_rdy : 1;
2650 RK_U32 dblk_work : 1;
2651 RK_U32 sao_work : 1;
2652 RK_U32 reserved : 18;
2653 RK_U32 tile_bdry_read : 1;
2654 RK_U32 tile_bdry_write : 1;
2655 RK_U32 tile_bdry_rrdy : 1;
2656 RK_U32 rdo_read_tile_bdry : 1;
2657 RK_U32 rdo_write_tile_bdry : 1;
2658 RK_U32 reserved1 : 3;
2662 RK_U32 reserved_5204;
2665 RK_U32 dbg0_cache;
2668 RK_U32 dbg2_fbd;
2671 RK_U32 reserved_5207;
2675 RK_U32 ebuf_diff_cmd : 8;
2676 RK_U32 lbuf_lpf_ncnt : 7;
2677 RK_U32 lbuf_lpf_cien : 1;
2678 RK_U32 lbuf_rdo_ncnt : 7;
2679 RK_U32 lbuf_rdo_cien : 1;
2680 RK_U32 lbuf_tctrl_ncnt : 7;
2681 RK_U32 lbuf_tctrl_cien : 1;
2686 RK_U32 rvld_ebfr : 1;
2687 RK_U32 rrdy_ebfr : 1;
2688 RK_U32 arvld_ebfr : 1;
2689 RK_U32 arrdy_ebfr : 1;
2690 RK_U32 wvld_ebfw : 1;
2691 RK_U32 wrdy_ebfw : 1;
2692 RK_U32 awvld_ebfw : 1;
2693 RK_U32 awrdy_ebfw : 1;
2694 RK_U32 lpf_lbuf_rvld : 1;
2695 RK_U32 lpf_lbuf_rrdy : 1;
2696 RK_U32 lpf_lbuf_wvld : 1;
2697 RK_U32 lpf_lbuf_wrdy : 1;
2698 RK_U32 rdo_lbuf_rvld : 1;
2699 RK_U32 rdo_lbuf_rrdy : 1;
2700 RK_U32 rdo_lbuf_wvld : 1;
2701 RK_U32 rdo_lbuf_wrdy : 1;
2702 RK_U32 fme_lbuf_rvld : 1;
2703 RK_U32 fme_lbuf_rrdy : 1;
2704 RK_U32 cme_lbuf_rvld : 1;
2705 RK_U32 cme_lbuf_rrdy : 1;
2706 RK_U32 smear_lbuf_rvld : 1;
2707 RK_U32 smear_lbuf_rrdy : 1;
2708 RK_U32 smear_lbuf_wvld : 1;
2709 RK_U32 smear_lbuf_wrdy : 1;
2710 RK_U32 depth_lbuf_wvld : 1;
2711 RK_U32 depth_lbuf_wrdy : 1;
2712 RK_U32 rdo_lbufw_flag : 1;
2713 RK_U32 rdo_lbufr_flag : 1;
2714 RK_U32 cme_lbufr_flag : 1;
2715 RK_U32 reserved : 3;
2720 RK_U32 dbg_isp_fcnt : 8;
2721 RK_U32 dbg_isp_fcyc : 24;
2726 RK_U32 dbg_isp_lcnt : 14;
2727 RK_U32 reserved : 1;
2728 RK_U32 dbg_isp_ltgl : 1;
2729 RK_U32 dbg_isp_fcnt : 8;
2730 RK_U32 dbg_isp_oflw : 1;
2731 RK_U32 dbg_isp_ftgl : 1;
2732 RK_U32 dbg_isp_full : 1;
2733 RK_U32 dbg_isp_work : 1;
2734 RK_U32 dbg_isp_lvld : 1;
2735 RK_U32 dbg_isp_lrdy : 1;
2736 RK_U32 dbg_isp_fvld : 1;
2737 RK_U32 dbg_isp_frdy : 1;
2742 RK_U32 dbg_bf0_isp_lcnt : 14;
2743 RK_U32 dbg_bf0_isp_llst : 1;
2744 RK_U32 dbg_bf0_isp_sofw : 1;
2745 RK_U32 dbg_bf0_isp_fcnt : 8;
2746 RK_U32 dbg_bf0_isp_fsid : 1;
2747 RK_U32 reserved : 5;
2748 RK_U32 dbg_bf0_isp_pnt : 1;
2749 RK_U32 dbg_bf0_vpu_pnt : 1;
2754 RK_U32 dbg_bf0_src_lcnt : 14;
2755 RK_U32 dbg_bf0_src_llst : 1;
2756 RK_U32 reserved : 1;
2757 RK_U32 dbg_bf0_vpu_lcnt : 14;
2758 RK_U32 dbg_bf0_vpu_llst : 1;
2759 RK_U32 dbg_bf0_vpu_vofw : 1;
2764 RK_U32 dbg_bf1_isp_lcnt : 14;
2765 RK_U32 dbg_bf1_isp_llst : 1;
2766 RK_U32 dbg_bf1_isp_sofw : 1;
2767 RK_U32 dbg_bf1_isp_fcnt : 8;
2768 RK_U32 dbg_bf1_isp_fsid : 1;
2769 RK_U32 reserved : 5;
2770 RK_U32 dbg_bf1_isp_pnt : 1;
2771 RK_U32 dbg_bf1_vpu_pnt : 1;
2776 RK_U32 dbg_bf1_src_lcnt : 14;
2777 RK_U32 dbg_bf1_src_llst : 1;
2778 RK_U32 reserved : 1;
2779 RK_U32 dbg_bf1_vpu_lcnt : 14;
2780 RK_U32 dbg_bf1_vpu_llst : 1;
2781 RK_U32 dbg_bf1_vpu_vofw : 1;
2786 RK_U32 dbg_bf2_isp_lcnt : 14;
2787 RK_U32 dbg_bf2_isp_llst : 1;
2788 RK_U32 dbg_bf2_isp_sofw : 1;
2789 RK_U32 dbg_bf2_isp_fcnt : 1;
2790 RK_U32 dbg_bf2_isp_fsid : 1;
2791 RK_U32 reserved : 12;
2792 RK_U32 dbg_bf2_isp_pnt : 1;
2793 RK_U32 dbg_bf2_vpu_pnt : 1;
2798 RK_U32 dbg_bf2_src_lcnt : 14;
2799 RK_U32 dbg_bf2_src_llst : 1;
2800 RK_U32 reserved : 1;
2801 RK_U32 dbg_bf2_vpu_lcnt : 14;
2802 RK_U32 dbg_bf2_vpu_llst : 1;
2803 RK_U32 dbg_bf2_vpu_vofw : 1;
2808 RK_U32 dbg_bf3_isp_lcnt : 14;
2809 RK_U32 dbg_bf3_isp_llst : 1;
2810 RK_U32 dbg_bf3_isp_sofw : 1;
2811 RK_U32 dbg_bf3_isp_fcnt : 1;
2812 RK_U32 dbg_bf3_isp_fsid : 1;
2813 RK_U32 reserved : 12;
2814 RK_U32 dbg_bf3_isp_pnt : 1;
2815 RK_U32 dbg_bf3_vpu_pnt : 1;
2820 RK_U32 dbg_bf3_src_lcnt : 14;
2821 RK_U32 dbg_bf3_src_llst : 1;
2822 RK_U32 reserved : 1;
2823 RK_U32 dbg_bf3_vpu_lcnt : 14;
2824 RK_U32 dbg_bf3_vpu_llst : 1;
2825 RK_U32 dbg_bf3_vpu_vofw : 1;
2830 RK_U32 dbg_isp_fptr : 3;
2831 RK_U32 dbg_isp_full : 1;
2832 RK_U32 dbg_src_fptr : 3;
2833 RK_U32 reserved : 1;
2834 RK_U32 dbg_vpu_fptr : 3;
2835 RK_U32 dbg_vpu_empt : 1;
2836 RK_U32 dbg_vpu_lvld : 1;
2837 RK_U32 dbg_vpu_lrdy : 1;
2838 RK_U32 dbg_vpu_fvld : 1;
2839 RK_U32 dbg_vpu_frdy : 1;
2840 RK_U32 dbg_fcnt_misp : 4;
2841 RK_U32 dbg_fcnt_mvpu : 4;
2842 RK_U32 dbg_fcnt_sofw : 4;
2843 RK_U32 dbg_fcnt_vofw : 4;
2847 RK_U32 reserved5221_5223[3];
2850 RK_U32 dbg_dvbm_buf0_yadr;
2853 RK_U32 dbg_dvbm_buf0_cadr;
2856 RK_U32 dbg_dvbm_buf1_yadr;
2859 RK_U32 dbg_dvbm_buf1_cadr;
2862 RK_U32 dbg_dvbm_buf2_yadr;
2865 RK_U32 dbg_dvbm_buf2_cadr;
2868 RK_U32 dbg_dvbm_buf3_yadr;
2871 RK_U32 dbg_dvbm_buf3_cadr;
2875 RK_U32 dchs_rx_cnt : 11;
2876 RK_U32 dchs_rx_id : 2;
2877 RK_U32 dchs_rx_en : 1;
2878 RK_U32 dchs_rx_ack : 1;
2879 RK_U32 dchs_rx_req : 1;
2880 RK_U32 dchs_tx_cnt : 11;
2881 RK_U32 dchs_tx_id : 2;
2882 RK_U32 dchs_tx_en : 1;
2883 RK_U32 dchs_tx_ack : 1;
2884 RK_U32 dchs_tx_req : 1;
2889 RK_U32 lpfw_tx_cnt : 11;
2890 RK_U32 lpfw_tx_en : 1;
2891 RK_U32 crpw_tx_cnt : 11;
2892 RK_U32 crpw_tx_en : 1;
2893 RK_U32 dual_err_updt : 1;
2894 RK_U32 dlyc_fifo_oflw : 1;
2895 RK_U32 dlyc_tx_vld : 1;
2896 RK_U32 dlyc_tx_rdy : 1;
2897 RK_U32 dlyc_tx_empty : 1;
2898 RK_U32 dchs_tx_idle : 1;
2899 RK_U32 dchs_tx_asy : 1;
2900 RK_U32 dchs_tx_syn : 1;
2905 RK_U32 criw_tx_cnt : 11;
2906 RK_U32 criw_tx_en : 1;
2907 RK_U32 smrw_tx_cnt : 11;
2908 RK_U32 smrw_tx_en : 1;
2909 RK_U32 reserved : 8;
2914 RK_U32 dual_rx_cnt : 11;
2915 RK_U32 dual_rx_id : 2;
2916 RK_U32 dual_rx_en : 1;
2917 RK_U32 dual_rx_syn : 1;
2918 RK_U32 dual_rx_lock : 1;
2919 RK_U32 dual_lpfr_dule : 1;
2920 RK_U32 dual_cime_dule : 1;
2921 RK_U32 dual_clomv_dule : 1;
2922 RK_U32 dual_smear_dule : 1;
2923 RK_U32 reserved : 12;
2927 RK_U32 reserved5236_5247[12];
2930 RK_U32 frame_cyc;
2933 RK_U32 vsp0_fcyc;
2936 RK_U32 vsp1_fcyc;
2939 RK_U32 vsp2_fcyc;
2942 RK_U32 cme_fcyc;
2945 RK_U32 ldr_fcyc;
2948 RK_U32 rfme_fcyc;
2951 RK_U32 fme_fcyc;
2954 RK_U32 rdo_fcyc;
2957 RK_U32 lpf_fcyc;
2960 RK_U32 etpy_fcyc;
2963 RK_U32 reserved_5259;
2966 RK_U32 jsp0_fcyc;
2969 RK_U32 jsp1_fcyc;
2972 RK_U32 jsp2_fcyc;
2975 RK_U32 jpeg_fcyc;
2988 RK_U32 qp_adju : 8;
2989 RK_U32 mdc_adju_inter : 4;
2990 RK_U32 mdc_adju_skip : 4;
2991 RK_U32 mdc_adju_intra : 4;
2992 RK_U32 reserved : 12;
2996 RK_U32 qp_adju : 8;
2997 RK_U32 reserved : 12;
2998 RK_U32 mdc_adju_inter : 4;
2999 RK_U32 mdc_adju_skip : 4;
3000 RK_U32 mdc_adju_intra : 4;